| 1 |
1
반도체 집적 회로 장치의 제조방법에 있어서,제1도전형 반도체층 지지기판의 길이 방향을 따라서 서로 이격된 제1영역과 제2영역에 제1도전형의 불순물을 주입하여 제1매립층을 형성하는 단계;상기 제1영역과 상기 제2영역 사이의 제3영역과 상기 제2영역의 일부 영역에 제2도전형의 불순물을 주입하여 제2매립층을 형성하는 단계;상기 지지기판의 일면에 상기 제1영역 내지 상기 제3영역을 덮도록 제1도전형의 에피택셜층을 형성하는 단계;열처리하여, 상기 제1매립층의 불순물과 제2매립층의 불순물을 상기 에피택셜층으로 불순물을 확산시키는 단계;상기 제3영역의 제2매립층이 형성된 영역 일부와 오버랩되고, 상기 에피택셜층의 일면에서 상기 지지기판의 타면까지 관통하는 딥 트렌치를 형성하는 단계; 및상기 딥 트렌치를 절연막으로 충전하는 단계를 포함하고,상기 에피택셜층으로 불순물을 확산시키는 단계에서 상기 제1영역 상에 형성된 상기 제1매립층의 불순물은 상기 에피택셜층으로 확산되고, 상기 에피택셜층으로 불순물을 확산시키는 단계에서 상기 제2영역 상에 형성된 상기 제2매립층의 불순물은 상기 제1매립층 및 에피택셜층으로 확산되고,상기 에피택셜층으로 불순물을 확산시키는 단계에서 상기 제3영역 상에 형성된 상기 제2매립층의 불순물은 상기 반도체층 지지기판 및 상기 에피택셜층으로 확산되되, 상기 제3영역의 상기 제2매립층은 상기 반도체층 지지기판과 상기 에피택셜층의 계면에서 상기 에피택셜층의 상부로 갈수록 농도 구배가 낮아지고,상기 절연막으로 충전하는 단계에서 상기 절연막은 상기 딥 트렌치의 내벽에 상기 제2도전형의 불순물의 농도가 높은 영역부터 성장되면서 상기 딥 트렌치를 충전하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 절연막은 실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산질화막(SiON), 알루미늄산화막(AlOx), 티타늄산화막(TiOx), 탄탈럼산화막(Ta2O5), 하프늄산화막(HfO2) 및 지르코늄산화막(ZrO2)으로 선택된 군에서 어느 하나로 형성되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 3 |
3
제1항에 있어서,상기 제2매립층을 형성하는 단계에서 상기 제2영역의 일부 영역 및 상기 제3영역에 제2도전형의 불순물을 동시에 주입하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 4 |
4
제1항에 있어서,상기 제2매립층을 형성하는 단계에서 상기 제2도전형의 불순물의 농도는 1017 내지 1020 /cm3 인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 5 |
5
제1항에 있어서,상기 제1도전형의 에피택셜층을 형성하는 단계에서 상기 제1도전형의 불순물의 농도는 1013 내지 1015 /cm3 인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 6 |
6
제1항에 있어서,상기 제1도전형의 에피택셜층을 형성하는 단계에서 상기 에피택셜층의 두께는 10 내지 15μm 인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 7 |
7
제1항에 있어서,상기 딥 트렌치를 형성하는 단계에서 상기 딥 트렌치는 V형 트렌치로 양쪽 벽면의 각도가 88° 내지 80°인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 8 |
8
제7항에 있어서,상기 V형 트렌치는 V형의 하단부가 평평하고, 상기 V형의 하단부는 1 내지 5μm 의 평평한 간격을 가지는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 9 |
9
제1항에 있어서,상기 딥 트렌치를 절연막으로 충전하는 단계에서 상기 딥 트렌치의 내벽에 상기 제2도전형의 불순물의 농도가 높은 영역부터 상기 절연막이 성장되면서 상기 딥 트렌치의 하단부부터 상단부로 순차적으로 상기 절연막이 충전되어 공동(void)의 유발을 억제하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 10 |
10
제1항에 있어서,상기 제1도전형 반도체는 N형 반도체이고, 상기 제2도전형의 불순물이 반도체에 주입된 제2도전형 반도체는 P형 반도체인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 11 |
11
제1항에 있어서,상기 제1영역에는 NPN 트랜지스터가 형성되고,상기 제2영역에는 수직형 PNP 트랜지스터가 형성되는 바이폴라 집적 회로인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
|
| 12 |
12
반도체 집적 회로 장치에 있어서, 제1도전형 반도체층 지지기판;상기 지지기판의 길이 방향을 따라서 서로 이격된 제1영역 및 제2영역에 제1도전형의 불순물이 주입된 제1매립층;상기 제1영역과 상기 제2영역 사이의 제3영역과 상기 제2영역의 일부 영역에 제2도전형의 불순물이 주입된 제2매립층;상기 지지기판의 일면에 상기 제1영역 내지 상기 제3영역을 덮는 제1도전형의 에피택셜층;상기 제3영역의 제2매립층이 형성된 영역 일부와 오버랩되고, 상기 에피택셜층의 일면에서 상기 지지기판의 타면까지 관통하는 딥 트렌치; 및상기 딥 트렌치를 충전하는 절연막을 포함하고,상기 딥 트렌치는 내벽은 상기 제2도전형의 불순물의 농도구배를 가지는 영역이 형성되고,상기 딥 트렌치 내벽의 농도구배는 상기 반도체층 지지기판과 상기 에피택셜층의 계면에서 상기 에피택셜층의 상부로 갈수록 농도 구배가 낮아지는 것을 특징으로 하는 반도체 집적 회로 장치
|
| 13 |
13
제12항에 있어서, 상기 절연막은 실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산질화막(SiON), 알루미늄산화막(AlOx), 티타늄산화막(TiOx), 탄탈럼산화막(Ta2O5), 하프늄산화막(HfO2) 및 지르코늄산화막(ZrO2)으로 선택된 군에서 어느 하나로 형성되는 것을 특징으로 하는 반도체 집적 회로 장치
|
