1 |
1
투명 기판;상기 투명 기판 상에 형성되는 투명 전도체막;상기 투명 전도체막 상에 제1 두께로 형성되는 루틸형 나노 결정질(Rutile-nanocrystalline) 이산화 티타늄막; 및상기 루틸형 나노 결정질 이산화 티타늄막과 쇼트키 접합(schottky junction)을 이루는 제2 두께의 금속막을 포함하되,상기 금속막은 Cu, Mo 및 Ni 중 어느 하나를 포함하고,상기 금속막은 서로 반대되는 제1 및 제2 면을 포함하고,상기 제1 면은 상기 루틸형 나노 결정질 이산화 티타늄막과 접하고,상기 제2 면은 외부로 노출되고, 반도체 물질과 접하지 않는 쇼트키 광전 소자
|
2 |
2
제1 항에 있어서,상기 제2 두께는 상기 쇼트키 광전 소자의 가시광 투과도가 50% 이상이 되도록 결정되는 쇼트키 광전 소자
|
3 |
3
제1 항에 있어서,상기 제2 두께는 5 내지 30 nm인 쇼트키 광전 소자
|
4 |
4
제1 항에 있어서,상기 쇼트키 광전 소자의 가시광 투과도는 50% 이상인 쇼트키 광전 소자
|
5 |
5
삭제
|
6 |
6
제1 항에 있어서,상기 제1 두께는 50 내지 500nm인 쇼트키 광전 소자
|
7 |
7
유리 기판;상기 유리 기판 상에 형성되는 FTO(Florine-doped tin oxide)막;상기 FTO막 상에 형성되는 루틸형 나노 결정질(Rutile-nanocrystalline) 이산화 티타늄막; 및상기 루틸형 나노 결정질 이산화 티타늄막과 쇼트키 접합(schottky junction)을 이루는 금속막을 포함하되,상기 금속막은 Cu, Mo 및 Ni 중 어느 하나를 포함하고,상기 금속막은 서로 반대되는 제1 및 제2 면을 포함하고,상기 제1 면은 상기 루틸형 나노 결정질 이산화 티타늄막과 접하고,상기 제2 면은 외부로 노출되고,상기 루틸형 나노 결정질 이산화 티타늄막의 밴드갭은 3
|
8 |
8
삭제
|
9 |
9
삭제
|
10 |
10
삭제
|
11 |
11
투명 기판 상에 투명 전도체막을 형성하고,상기 투명 전도체막 상에 퓨어(pure) 티타늄막을 형성하고,상기 퓨어 티타늄막을 제1 온도에서 제1 시간동안 급속 열처리하여 루틸 나노 결정질(rutile-nanocrystalline) 이산화 티타늄(TiO2)막을 형성하고,상기 루틸 나노 결정질 이산화 티타늄막 상에 쇼트키 접합을 형성하는 금속막을 형성하는 것을 포함하되,상기 루틸 나노 결정질 이산화 티타늄막의 밴드갭은 3
|
12 |
12
제11 항에 있어서,상기 제1 온도는 200℃ 내지 800℃인 쇼트키 광전 소자 제조 방법
|
13 |
13
제11 항에 있어서,상기 제1 시간은 300 내지 800s인 쇼트키 광전 소자 제조 방법
|
14 |
14
제11 항에 있어서,상기 루틸 나노 결정질 이산화 티타늄막의 결정입도(grain size)는 100 내지 600 nm인 쇼트키 광전 소자 제조 방법
|
15 |
15
제11 항에 있어서,상기 투명 전도체막은 FTO, ITO, Ni의 금속 산화물, Cu의 금속 산화물 및 Mo의 금속 산화물 중 적어도 하나를 포함하는 쇼트키 광전 소자 제조 방법
|
16 |
16
제11 항에 있어서,상기 투명 전도체막의 두께는 10 내지 500nm인 쇼트키 광전 소자 제조 방법
|