| 1 |
1
TSV(Through-Silicon-Via)의 불량 유무를 검사하도록 제어하는 테스트 모드 및 상기 TSV(Through-Silicon-Via)의 단락 불량 또는 개방 불량 중 어느 하나를 구분하도록 제어하는 디버깅 모드 중 어느 하나의 모드를 선택하는 선택부;상기 디버깅 모드에서, 상기 TSV(Through-Silicon-Via)를 통과한 전압을 측정하여 상기 TSV(Through-Silicon-Via)의 단락 불량 유무를 판별하는 제1 비교부; 상기 디버깅 모드에서, 상기 TSV(Through-Silicon-Via)를 통과한 상기 전압을 측정하여 상기 TSV(Through-Silicon-Via)의 개방 불량 유무를 판별하는 제2 비교부; 및상기 테스트 모드에서, 상기 제1 비교부 및 상기 제2 비교부의 각각의 출력을 입력 받아, 상기 TSV(Through-Silicon-Via)의 불량 여부를 판별하는 판별부를 포함하고,상기 판별부는, 상기 테스트 모드에서, 상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 동일한 경우 상기 TSV(Through-Silicon-Via)를 불량으로 판별하고, 상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 상이한 경우 상기 TSV(Through-Silicon-Via)를 정상으로 판별하는TSV 테스트 및 분석 회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 제1 비교부는, 상기 TSV로부터 통과한 전압 및 상기 TSV의 단락 불량 유무를 판별하기 위한 단락 기준 전압을 각각 인가하여 상기 TSV의 단락 불량 유무를 판별하는, TSV 테스트 및 분석 회로
|
| 4 |
4
제1항에 있어서, 상기 제2 비교부는, 상기 TSV로부터 통과한 전압 및 상기 TSV의 개방 불량 유무를 판별하기 위한 개방 기준 전압을 각각 인가하여 상기 TSV의 개방 불량 유무를 판별하는, TSV 테스트 및 분석 회로
|
| 5 |
5
제1항에 있어서, 상기 판별부는, XOR 게이트로 구성되어, 상기 제1 비교부의 출력이 0이고, 상기 제2 비교부의 출력이 0이면 상기 TSV를 개방 불량으로 판별하는, TSV 테스트 및 분석 회로
|
| 6 |
6
제1항에 있어서, 상기 판별부는, XOR 게이트로 구성되어, 상기 제1 비교부의 출력이 1이고, 상기 제2 비교부의 출력이 1이면 상기 TSV를 단락 불량으로 판별하는, TSV 테스트 및 분석 회로
|
| 7 |
7
제1항에 있어서, 상기 판별부는, XOR 게이트로 구성되어, 상기 제1 비교부의 출력이 0이고, 상기 제2 비교부의 출력이 1이면 상기 TSV를 정상으로 판별하는, TSV 테스트 및 분석 회로
|
| 8 |
8
제1항에 있어서, 상기 선택부는 MUX로 구성되어 상기 디버깅 모드인 경우, 상기 MUX의 출력 값이 1이면 상기 TSV를 단락 불량으로 판별하고,상기 MUX의 출력 값이 0이면 상기 TSV를 개방 불량으로 판별하는, TSV 테스트 및 분석 회로
|
| 9 |
9
TSV(Through-Silicon-Via)의 불량 유무를 검사하도록 제어하는 테스트 모드 및 상기 TSV(Through-Silicon-Via)의 단락 불량 또는 개방 불량 중 어느 하나를 구분하도록 제어하는 디버깅 모드 중 어느 하나의 모드를 선택하는 단계;상기 테스트 모드에서, 제1 비교부 및 제2 비교부의 각각의 출력을 기초로 하여, 상기 TSV(Through-Silicon-Via)의 불량 여부를 판별하는 단계;상기 디버깅 모드에서, 상기 제1 비교부에 인가된 상기 TSV(Through-Silicon-Via)를 통과한 전압을 측정하여 상기 TSV(Through-Silicon-Via)의 단락 불량 유무를 판별하는 단계; 및상기 디버깅 모드에서, 상기 제2 비교부에 인가된 상기 TSV(Through-Silicon-Via)를 통과한 상기 전압을 측정하여 상기 TSV(Through-Silicon-Via)의 개방 불량 유무를 판별하는 단계를 포함하고,상기 TSV(Through-Silicon-Via)의 불량 여부를 판별하는 단계는,상기 테스트 모드에서, 상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 동일한 경우 상기 TSV(Through-Silicon-Via)를 불량으로 판별하는 단계; 및상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 상이한 경우 상기 TSV(Through-Silicon-Via)를 정상으로 판별하는 단계를 포함하는 TSV 테스트 및 분석 방법
|
| 10 |
10
삭제
|
| 11 |
11
제9항에 있어서, 상기 제1 비교부는, 상기 TSV로부터 통과한 전압 및 상기 TSV의 단락 불량 유무를 판별하기 위한 단락 기준 전압을 각각 인가하여 상기 TSV의 단락 불량 유무를 판별하는, TSV 테스트 및 분석 방법
|
| 12 |
12
제9항에 있어서, 상기 제2 비교부는, 상기 TSV로부터 통과한 전압 및 상기 TSV의 개방 불량 유무를 판별하기 위한 개방 기준 전압을 각각 인가하여 상기 TSV의 개방 불량 유무를 판별하는, TSV 테스트 및 분석 방법
|
| 13 |
13
제9항에 있어서, 상기 TSV의 불량 여부를 판별하는 단계는, 상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 동일한 경우 상기 TSV를 불량으로 판별하는 단계; 및상기 제1 비교부의 출력과 상기 제2 비교부의 출력이 상이한 경우 상기 TSV를 정상으로 판별하는 단계를 더 포함하는 TSV 테스트 및 분석 방법
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
제9항 및 제11항 내지 제13항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체
|
