| 1 |
1
호스트(host) 장치로부터 메모리 연산과 관련된 주소 및 명령어를 수신하고, 상기 수신된 주소에 기초하여 제1 메모리 연산과 제2 메모리 연산 중 어느 하나를 결정하는 디코더;상기 디코더로부터 상기 수신된 주소 및 상기 수신된 명령어를 수신하고, 상기 제1 메모리 연산이 결정될 경우 상기 수신된 명령어에 기초하여 상기 제1 메모리 연산과 관련된 데이터를 생성하는 메모리 제어부; 및상기 메모리 제어부로부터 상기 생성된 데이터를 수신하여 디코딩하고, 상기 메모리 제어부로 피연산자 데이터의 요청을 전달하는 논리 제어부를 포함하고,상기 디코더는,상기 제1 메모리 연산으로 결정할 경우, 상기 호스트(host) 장치로 메모리들이 상기 제1 메모리 연산을 처리 중임을 나타내는 비지(busy) 신호를 전달하는 상태 레지스터를 포함하고, 상기 비지(busy) 신호의 전달 지속 시간이 제2 기준 시간을 초과할 경우, 상기 호스트(host) 장치로부터의 명령어 수신 여부를 확인하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 2 |
2
제1 항에 있어서,상기 디코더는,상기 수신된 주소에서 상기 제1 메모리 연산과 관련된 주소를 식별할 경우, 상기 제1 메모리 연산과 상기 제2 메모리 연산 중 상기 제1 메모리 연산을 결정하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 3 |
3
제2항에 있어서,상기 호스트(host) 장치는,상기 수신된 주소의 어느 하나의 부분에 상기 제1 메모리 연산과 관련된 주소를 할당하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 4 |
4
제1항에 있어서,상기 메모리 제어부는,상기 논리 제어부로부터 상기 전달된 요청을 수신하여 동적 메모리 명령어로 변환하고, 동적 메모리들로 상기 변환된 동적 메모리 명령어를 전달하고, 상기 동적 메모리들로부터 상기 피연산자 데이터를 수신하고, 상기 논리 제어부로 상기 수신된 피연산자 데이터를 전달하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 5 |
5
제4항에 있어서,상기 논리 제어부는,연산부를 통하여 상기 전달된 피연산자 데이터에 대한 연산 결과값을 획득하고, 상기 획득된 연산 결과값을 상기 동적 메모리들로 업데이트하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 6 |
6
제1항에 있어서,상기 제1 메모리 연산은 내부 메모리 연산, PIM(Processing-In-Memory) 연산, 및 내부 연산 중 적어도 어느 하나를 포함하고,상기 제2 메모리 연산은 외부 메모리 연산, 일반 메모리 연산, 및 외부 연산 중 적어도 어느 하나를 포함하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,상기 호스트(host) 장치는,상기 비지(busy) 신호를 수신하는 경우, 메모리 요청의 전달을 보류하고, 대기 상태를 유지하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 9 |
9
호스트(host) 장치로부터 메모리 연산과 관련된 주소 및 명령어를 수신하고, 상기 수신된 주소에 기초하여 제1 메모리 연산과 제2 메모리 연산 중 어느 하나를 결정하는 디코더;상기 디코더로부터 상기 수신된 주소 및 상기 수신된 명령어를 수신하고, 상기 제1 메모리 연산이 결정될 경우 상기 수신된 명령어에 기초하여 상기 제1 메모리 연산과 관련된 데이터를 생성하는 메모리 제어부; 및상기 메모리 제어부로부터 상기 생성된 데이터를 수신하여 디코딩하고, 상기 메모리 제어부로 피연산자 데이터의 요청을 전달하는 논리 제어부를 포함하고,상기 디코더는,상기 제1 메모리 연산으로 결정할 경우, 상기 호스트(host) 장치로 메모리들이 상기 제1 메모리 연산을 처리 중임을 나타내는 비지(busy) 신호를 전달하는 상태 레지스터를 포함하며,상기 호스트(host) 장치는,상기 비지(busy) 신호를 수신하는 경우, 메모리 요청의 전달을 보류하고, 대기 상태를 유지하며, 상기 대기 상태가 제1 기준 시간을 초과할 경우, 상기 제1 메모리 연산을 중단하고, 상기 제2 메모리 연산을 수행하기 위한 메모리 요청을 전달하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 10 |
10
삭제
|
| 11 |
11
제1항에 있어서,상기 메모리 제어부는,상기 디코더에서 상기 호스트(host) 장치로부터의 명령어 수신이 없는 경우, 상기 제1 메모리 연산의 처리를 유지하고, 상기 호스트(host) 장치로부터의 명령어가 수신된 경우, 상기 제1 메모리 연산을 중단하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치
|
| 12 |
12
디코더에서, 호스트(host) 장치로부터 메모리 연산과 관련된 주소 및 명령어를 수신하고, 상기 수신된 주소에 기초하여 제1 메모리 연산과 제2 메모리 연산 중 어느 하나를 결정하는 단계;상기 디코더에서, 상기 제1 메모리 연산으로 결정할 경우, 상기 호스트(host) 장치로 메모리들이 상기 제1 메모리 연산을 처리 중임을 나타내는 비지(busy) 신호를 전달하는 단계;메모리 제어부에서, 상기 디코더로부터 상기 수신된 주소 및 상기 수신된 명령어를 수신하고, 상기 제1 메모리 연산이 결정될 경우 상기 수신된 명령어에 기초하여 상기 제1 메모리 연산과 관련된 데이터를 생성하는 단계;논리 제어부에서, 상기 메모리 제어부로부터 상기 생성된 데이터를 수신하여 디코딩하고, 상기 메모리 제어부로 피연산자 데이터의 요청을 전달하는 단계; 및상기 디코더에서, 상기 비지(busy) 신호의 전달 지속 시간이 제2 기준 시간을 초과할 경우, 상기 호스트(host) 장치로부터의 명령어 수신 여부를 확인하는 단계를 포함하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치의 동작 방법
|
| 13 |
13
제12항에 있어서,상기 메모리 제어부에서, 상기 논리 제어부로부터 상기 전달된 요청을 수신하여 동적 메모리 명령어로 변환하는 단계;상기 메모리 제어부에서, 동적 메모리들로 상기 변환된 동적 메모리 명령어를 전달하는 단계; 및상기 메모리 제어부에서, 상기 동적 메모리들로부터 상기 피연산자 데이터를 수신하여, 상기 논리 제어부로 상기 수신된 피연산자 데이터를 전달하는 단계를 더 포함하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치의 동작 방법
|
| 14 |
14
제13항에 있어서,상기 논리 제어부에서, 연산부를 통하여 상기 전달된 피연산자 데이터에 대한 연산 결과값을 획득하는 단계; 및상기 논리 제어부에서, 상기 획득된 연산 결과값을 상기 동적 메모리들로 업데이트하는 단계를 더 포함하는동적 메모리 인터페이스에 기반하여 서로 다른 메모리 연산들을 처리하기 위한 메모리 연산 장치의 동작 방법
|
