| 1 |
1
플립플롭 및 지연 시간 차이를 갖는 두 개의 버퍼를 포함하며 전기 신호를 지연시키는 복수의 지연단; 및상기 복수의 지연단 간에 연결되며 이전 지연단에서 출력된 전기 신호를 다음 지연단에 평행하게 입력하거나 크로스로 입력하는 멀티플렉서를 포함하는 것을 특징으로 하는 시간 디지털 변환기
|
| 2 |
2
제1항에 있어서,상기 지연단에 시작 신호와 정지 신호가 각각 입력되며, 상기 지연단의 두 개의 버퍼에서 정지 신호에 관한 버퍼의 지연 시간이 시작 신호에 관한 버퍼의 지연 시간보다 작게 설정되는 것을 특징으로 하는 시간 디지털 변환기
|
| 3 |
3
제1항에 있어서,상기 복수의 지연단의 지연 시간 차이가 상기 복수의 지연단마다 상이하게 설정되는 것을 특징으로 하는 시간 디지털 변환기
|
| 4 |
4
제3항에 있어서,상기 복수의 지연단 중에서 마지막 N(상기 N은 자연수) 번째 지연단의 지연 시간 크기가 1이면, (N-1) 번째 지연단의 지연 시간 크기는 2이고 (N-K)(상기 K는 자연수) 번째 지연단의 지연 시간 크기는 2K로 설정하여, 시작 신호와 정지 신호의 시간 차이가 2N-1 이내의 범위에서 측정이 가능한 것을 특징으로 하는 시간 디지털 변환기
|
| 5 |
5
제1항에 있어서,상기 이전 지연단의 플립플롭의 출력에 따라 설정된 상기 멀티플렉서의 출력을 참조하여 상기 다음 지연단의 입력이 결정되는 것을 특징으로 하는 시간 디지털 변환기
|
| 6 |
6
제5항에 있어서,상기 멀티플렉서는 제1 멀티플렉서 및 제2 멀티플렉서를 포함하며,상기 제1 멀티플렉서는 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호를 입력으로 하고, 상기 제2 멀티플렉서는 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호를 입력으로 하는 것을 특징으로 하는 시간 디지털 변환기
|
| 7 |
7
제5항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호보다 빠른 상태를 유지하여 상기 멀티플렉서의 출력이 제1 출력값이면, 상기 이전 지연단의 시작 신호가 다음 지연단의 시작 신호로 입력되고 상기 이전 지연단의 정지 신호가 다음 지연단의 정지 신호로 입력되는 것을 특징으로 하는 시간 디지털 변환기
|
| 8 |
8
제5항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호보다 빠른 상태를 유지하여 상기 멀티플렉서의 출력이 제1 출력값이면, 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호가 상기 다음 지연단을 통과하면서 측정되는 지연 시간 차이가 증가하는 것을 특징으로 하는 시간 디지털 변환기
|
| 9 |
9
제5항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호에게 따라 잡혀서 상기 멀티플렉서의 출력이 제2 출력값이면, 상기 이전 지연단의 시작 신호가 상기 다음 지연단의 정지 신호로 입력되고 상기 이전 지연단의 정지 신호가 상기 다음 지연단의 시작 신호로 입력되는 것을 특징으로 하는 시간 디지털 변환기
|
| 10 |
10
제5항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호에게 따라 잡혀서 상기 멀티플렉서의 출력이 제2 출력값이면, 상기 이전 지연단의 정지 신호가 상기 이전 지연단의 시작 신호를 역전한 시간 차이가 상기 다음 지연단을 통과하면서 상기 다음 지연단의 시작 신호 및 상기 다음 지연단의 정지 신호 간의 지연 시간 차이가 좁혀지는 것을 특징으로 하는 시간 디지털 변환기
|
| 11 |
11
플립플롭 및 지연 시간 차이를 갖는 두 개의 버퍼를 포함하며 전기 신호를 지연시키는 복수의 지연단; 및상기 복수의 지연단 간에 연결되며 이전 지연단에서 출력된 전기 신호를 다음 지연단에 평행하게 입력하거나 크로스로 입력하는 멀티플렉서를 갖는 복수의 시간 디지털 변환기를 포함하며,상기 복수의 시간 디지털 변환기의 상기 지연단에 상이한 시점에 관한 시작 신호가 각각 입력되고, 동일한 시점에 관한 정지 신호가 공통으로 입력되는 것을 특징으로 하는 보스트 회로 장치
|
| 12 |
12
제11항에 있어서,상기 지연단의 두 개의 버퍼에서 상기 정지 신호에 관한 버퍼의 지연 시간이 상기 시작 신호에 관한 버퍼의 지연 시간보다 작게 설정되는 것을 특징으로 하는 보스트 회로 장치
|
| 13 |
13
제11항에 있어서,상기 복수의 지연단의 지연 시간 차이가 상기 복수의 지연단마다 상이하게 설정되는 것을 특징으로 하는 보스트 회로 장치
|
| 14 |
14
제13항에 있어서,상기 복수의 지연단 중에서 마지막 N(상기 N은 자연수) 번째 지연단의 지연 시간 크기가 1이면, (N-1) 번째 지연단의 지연 시간 크기는 2이고 (N-K)(상기 K는 자연수) 번째 지연단의 지연 시간 크기는 2K로 설정하여, 시작 신호와 정지 신호의 시간 차이가 2N-1 이내의 범위에서 측정이 가능한 것을 특징으로 하는 보스트 회로 장치
|
| 15 |
15
제11항에 있어서,상기 이전 지연단의 플립플롭의 출력에 따라 설정된 상기 멀티플렉서의 출력을 참조하여 상기 다음 지연단의 입력이 결정되는 것을 특징으로 하는 보스트 회로 장치
|
| 16 |
16
제15항에 있어서,상기 멀티플렉서는 제1 멀티플렉서 및 제2 멀티플렉서를 포함하며,상기 제1 멀티플렉서는 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호를 입력으로 하고, 상기 제2 멀티플렉서는 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호를 입력으로 하는 것을 특징으로 하는 보스트 회로 장치
|
| 17 |
17
제15항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호보다 빠른 상태를 유지하여 상기 멀티플렉서의 출력이 제1 출력값이면, 상기 이전 지연단의 시작 신호가 다음 지연단의 시작 신호로 입력되고 상기 이전 지연단의 정지 신호가 다음 지연단의 정지 신호로 입력되며, 상기 이전 지연단의 시작 신호 및 상기 이전 지연단의 정지 신호가 상기 다음 지연단을 통과하면서 측정되는 지연 시간 차이가 증가하는 것을 특징으로 하는 보스트 회로 장치
|
| 18 |
18
제15항에 있어서,상기 이전 지연단의 시작 신호가 상기 이전 지연단의 정지 신호에게 따라 잡혀서 상기 멀티플렉서의 출력이 제2 출력값이면, 상기 이전 지연단의 시작 신호가 상기 다음 지연단의 정지 신호로 입력되고 상기 이전 지연단의 정지 신호가 상기 다음 지연단의 시작 신호로 입력되며, 상기 이전 지연단의 정지 신호가 상기 이전 지연단의 시작 신호를 역전한 시간 차이가 상기 다음 지연단을 통과하면서 상기 다음 지연단의 시작 신호 및 상기 다음 지연단의 정지 신호 간의 지연 시간 차이가 좁혀지는 것을 특징으로 하는 보스트 회로 장치
|
