1 |
1
제1 전극;제2 전극; 및상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하고,상기 제2 전극은 Ag 또는 Cu을 포함하고,상기 금속 산화물층 내에 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 형성에 의해 저저항 상태가 구현되고, 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 Ag+ 또는 Cu+ 이온화에 의해 고저항 상태가 구현되는 것을 특징으로 하고, 상기 금속 산화물층은 상기 전도성 금속 필라멘트와 상기 전이금속 산화물 격자 사이의 상호작용에 의하여 문턱 스위칭 특성을 나타내는 것을 특징으로 하는 문턱 스위칭 소자
|
2 |
2
제1항에 있어서,상기 금속 산화물층은, 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 나타내는 문턱 스위칭 소자
|
3 |
3
제1항에 있어서, 상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것인 문턱 스위칭 소자
|
4 |
4
제3항에 있어서, 상기 화학양론적 조성비를 가지는 전이금속 산화물은 Ti 산화물, Si 산화물, Al 산화물, W 산화물, Ni 산화물, Hf 산화물, Zr 산화물, Nb 산화물, V 산화물 및 Ta 산화물 중 적어도 어느 하나를 포함하는 것인 문턱 스위칭 소자
|
5 |
5
제3항에 있어서, 상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1
|
6 |
6
제1항에 있어서, 상기 제1 전극을 구성하는 물질은 TiN, Pt, Ru 및 TaN 으로 이루어진 군으로부터 적어도 하나 선택된 것인 문턱 스위칭 소자
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
제1항에 있어서,상기 금속 산화물층의 두께는 1nm 내지 10nm인 문턱 스위칭 소자
|
10 |
10
반도체 기판;상기 반도체 기판 표면 상부에 위치하는 채널 영역, 상기 채널 영역을 사이에 두고 서로 이격되어 배치되는 소스 전극과 드레인 전극; 및상기 채널 영역 상부에 위치하는 게이트 전극을 포함하되, 상기 소스 전극 또는 상기 드레인 전극에 문턱 스위칭 소자가 연결되고,상기 문턱 스위칭 소자는,상기 소스 전극 또는 드레인 전극에 연결된 제1 전극;제2 전극; 및상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하고,상기 제2 전극은 Ag 또는 Cu을 포함하고,상기 금속 산화물층 내에 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 형성에 의해 저저항 상태가 구현되고, 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 Ag+ 또는 Cu+ 이온화에 의해 고저항 상태가 구현되는 것을 특징으로 하고, 상기 금속 산화물층은 상기 전도성 금속 필라멘트와 상기 전이금속 산화물 격자 사이의 상호작용에 의하여 문턱 스위칭 특성을 나타내는 것을 특징으로 하는 금속 산화물 저항 변화 소자
|
11 |
11
제10항에 있어서,상기 문턱 스위칭 소자는, 상기 금속 산화물 저항 변화 소자의 문턱 전압 이하 기울기(subthreshold slope) 값이 1mV/dec 내지 20mV/dec이 되도록 하는 것을 특징으로 하는 금속 산화물 저항 변화 소자
|
12 |
12
제10항에 있어서,상기 문턱 스위칭 소자는 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 갖는 것인 금속 산화물 저항 변화 소자
|
13 |
13
제10항에 있어서,상기 금속 산화물층의 두께는 1nm 내지 10nm인 금속 산화물 저항 변화 소자
|
14 |
14
제10항에 있어서, 상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것인 금속 산화물 저항 변화 소자
|
15 |
15
제14항에 있어서, 상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1
|
16 |
16
삭제
|