1 |
1
병렬 연결된 복수 개의 아날로그 디지털 변환기를 이용하여, 제1저역통과필터를 통해 전자석 전원장치의 디씨전류트랜스듀서단자로부터 공급되는 아날로그의 전류신호를 디지털신호로 변환하는 제1아날로그 디지털 변환부;병렬 연결된 복수 개의 아날로그 디지털 변환기를 이용하여, 제2저역통과필터를 통해 상기 디씨전류트랜스듀서단자와 연결된 디씨전압단자로부터 공급되는 아날로그의 전압을 디지털신호로 변환하는 제2아날로그 디지털 변환부;상기 제1아날로그 디지털 변환부와 상기 제2아날로그 디지털 변환부로부터 공급되는 샘플링 데이터를 병렬로 연산처리하되, 오버샘플링된 데이터들을 합(sunmming)과 버림(decimation)을 포함하는 연산처리를 통해 신호대잡음비(SNR)를 향상시키는 샘플링데이터 연산부 및상기 전자석 전원장치의 스위칭 소자의 매 스위칭 주기마다 상기 샘플링데이터 연산부로부터 공급되는 연산 결과를 근거로 상기 스위칭 소자의 스위칭 구동을 제어하기 위한 스위칭제어신호를 출력하는 디지털신호 처리기를 포함하는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
2 |
2
제1항에 있어서, 상기 제1아날로그 디지털 변환부와 상기 제2아날로그 디지털 변환부는 아날로그 회로부에 설치되고, 상기 샘플링데이터 연산부와 상기 디지털신호 처리기는 디지털 회로부에 설치되며, 상기 아날로그 회로부와 상기 디지털 회로부는 서로 독립된 전원을 사용하는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
3 |
3
제1항에 있어서, 상기 제1아날로그 디지털 변환부 및 상기 제2아날로그 디지털 변환부는 각각 원하는 대역보다 높은 샘플링 비율로 아날로그 신호를 샘플링하는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 병렬 연결된 아날로그 디지털 변환기의 개수는 상기 전자석 전원장치에 대한 제어주기 시간내에 요구되는 전류 또는 전압 데이터량이 많을수록 증가되는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
6 |
6
제1항에 있어서, 상기 샘플링데이터 연산부는 FPGA(Feld Pogrammable Gate Aray)상에 구축된 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
7 |
7
제1항에 있어서, 상기 샘플링데이터 연산부는상기 제1아날로그 디지털 변환부 및 상기 제2아날로그 디지털 변환부로부터 공급되는 오버 샘플링 데이터들을 요구된 제어주기 내에 연산하는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|
8 |
8
제1항에 있어서, 상기 디지털신호처리기는SPI(Serial Peripheral Interface) 통신을 통해 상기 스위칭 소자의 매 스위칭 주기마다 상기 샘플링데이터 연산부로부터 연산 결과를 공급받는 것을 특징으로 하는 전자석 전원장치를 위한 아날로그 디지털 변환회로
|