| 1 |
1
입력 데이터에 대응하는 신호를 온칩 채널에 전송하는 송신부;상기 송신부로부터 전송되는 상기 신호를 수신부에 전달하는 온칩 채널; 및수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널을 통해서 전달되는 상기 신호로부터 복원 데이터를 생성하는 수신부;를 포함하고,상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용하는 트랜시버
|
| 2 |
2
제 1 항에 있어서, 상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항 값이 제로가 되는 지점을 기준으로 상기 수신단까지의 채널 전하와 상기 송신부 방향으로 같은 거리만큼의 채널 전하를 재사용하는 트랜시버
|
| 3 |
3
제 1 항에 있어서, 상기 송신부는, 상기 전하 재사용에 의해 출력 전압 스윙 레벨이 줄어들고, 손실을 보상하기 위해 줄어든 상기 출력 전압 스윙 레벨 위에 커패시터형 이퀄라이징을 수행하는 트랜시버
|
| 4 |
4
제 1 항에 있어서, 상기 수신부는, 크로스 커플드(cross-coupled) 구조의 트랜스 임피던스 증폭기;를 포함하고, 상기 입력 저항의 음의 저항 값은 상기 트랜스 임피던스 증폭기의 트랜지스터 사이즈를 조절하여 제어되는 트랜시버
|
| 5 |
5
제 1 항에 있어서,PVT 변화에 대응하여 상기 수신단의 상기 입력 저항의 음의 저항 값을 제어하는 PVT 보상 복제 회로;를 더 포함하는 트랜시버
|
| 6 |
6
제 5 항에 있어서, 상기 PVT 보상 복제 회로는,상기 송신부, 상기 온칩 채널 및 상기 수신부에 대한 등가 회로로 구성되는 복제 회로;상기 복제 회로의 차동 출력 신호를 비교하여 비교 신호를 출력하는 비교기; 및상기 비교 신호에 대응하여 제어 신호를 생성하는 제어 신호 생성기;를 포함하며,상기 제어 신호는 상기 수신부의 트랜지스터의 사이즈를 조절하여 상기 입력 저항의 음의 저항 값을 제어하는데 이용되는 트랜시버
|
| 7 |
7
제 1 항에 있어서, 상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항 값이 감소되어 상기 송신부의 상기 신호 전송을 위한 대역폭을 증가시키는 트랜시버
|
| 8 |
8
제 1 항에 있어서, 상기 송신부는,상기 입력 데이터에 대응하는 상기 신호를 생성하는 전류 모드 드라이버; 및상기 전류 모드 드라이버의 차동 출력단을 이퀄라이징하는 커패시터형 이컬라이져;를 포함하는 트랜시버
|
| 9 |
9
제 1 항에 있어서, 상기 수신부는,상기 온칩 채널을 통해서 전달되는 상기 신호를 증폭하는 트랜스 임피던스 증폭기; 및상기 트랜스 임피던스 증폭기의 출력 신호를 비교하여 상기 복원 데이터를 출력하는 비교기;를 포함하며,상기 트랜스 임피던스 증폭기는 크로스 커플드(cross-coupled) 구조의 피모스 트랜지스터들과 엔모스 트랜지스터들을 포함하고,상기 입력 저항의 음의 저항 값은 상기 피모스 트랜지스터들의 사이즈를 조절하여 제어되는 트랜시버
|
| 10 |
10
제 1 항에 있어서, 상기 송신부 및 상기 수신부는 멀티 칩 패키지 내의 반도체 칩들에 포함되며, 상기 온칩 채널은 실리콘 인터포저나 실리콘 관통전극으로 형성되어 상기 반도체 칩들 간을 연결하는 트랜시버
|
| 11 |
11
온칩 채널용 트랜시버에 대한 등가 회로로 구성되는 복제 회로;상기 복제 회로의 차동 출력 신호를 비교하는 비교기; 및상기 비교기의 비교 결과에 대응하여 제어 신호를 생성하는 제어 신호 생성기;를 포함하고,상기 제어 신호를 이용하여 상기 복제 회로의 복제 수신부 및 상기 트랜시버의 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어하는 트랜시버
|
| 12 |
12
제 11 항에 있어서, 상기 복제 회로는,상기 트랜시버에 대한 등가 회로로서 복제 송신부, 복제 채널 및 복제 수신부를 포함하고,상기 복제 채널은 상기 온칩 채널의 저항 값을 미리 설정된 비율로 축소한 저항 값을 가지는 트랜시버
|
| 13 |
13
제 12 항에 있어서, 상기 입력 저항의 음의 저항 값은 상기 복제 수신부와 상기 수신부의 트랜지스터들의 사이즈를 조절하여 제어되는 트랜시버
|
| 14 |
14
제 12 항에 있어서,상기 복제 수신부와 상기 수신부는 크로스 커플드(cross-coupled) 구조의 피모스 트랜지스터들과 엔모스 트랜지스터들을 포함하고,상기 피모스 트랜지스터들의 사이즈를 조절하여 상기 입력 저항의 음의 저항 값을 제어하는 트랜시버
|
| 15 |
15
입력 데이터에 대응하는 신호를 전송하는 송신부;상기 신호를 전달하는 온칩 채널;수신단의 입력 저항이 음의 저항 값을 갖도록 제어되고, 상기 온칩 채널의 신호로부터 데이터를 복원하는 수신부; 및상기 송신부, 상기 온칩 채널 및 상기 수신부에 대한 등가 회로로 구성되는 복제 회로를 포함하며, 상기 복제 회로의 복제 수신부와 상기 수신부의 수신단들 입력 저항이 음의 저항 값을 갖도록 제어하는 PVT 보상 복제 회로;를 포함하는 트랜시버
|
| 16 |
16
제 15 항에 있어서, 상기 입력 저항의 음의 저항 값에 의한 전하 재사용(charge recycling)을 이용하여 상기 송신부의 상기 신호 전송 시 상기 온칩 채널에 저장되는 전하를 재사용하는 트랜시버
|
| 17 |
17
제 16 항에 있어서, 상기 입력 저항의 음의 저항 값에 의해 상기 온칩 채널의 저항 값이 제로가 되는 지점을 기준으로 상기 수신단까지의 채널 전하와 상기 송신부 방향으로 같은 거리만큼의 채널 전하를 재사용하는 트랜시버
|
| 18 |
18
제 15 항에 있어서, 상기 복제 회로는,복제 송신부, 복제 채널 및 복제 수신부를 포함하고,상기 복제 채널은 상기 온칩 채널의 저항 값을 미리 설정된 비율로 축소한 저항 값을 가지는 트랜시버
|
| 19 |
19
제 18 항에 있어서, 상기 PVT 보상 복제 회로는,PVT 변동에 대응하여 상기 복제 수신부와 상기 수신부의 트랜지스터들의 사이즈를 조절하여 상기 수신단들 상기 입력 저항이 음의 저항 값을 갖도록 제어하는 트랜시버
|
| 20 |
20
제 15 항에 있어서, 상기 송신부는, 상기 입력 저항의 음의 저항 값에 의한 전하 재사용에 의해 출력 전압 스윙 레벨이 줄어들고, 손실을 보상하기 위해 줄어든 상기 출력 전압 스윙 레벨 위에 커패시터형 이퀄라이징을 수행하는 트랜시버
|
