| 1 |
1
제1 클락 신호를 이용하는 제1 클락 도메인 회로;제2 클락 신호를 이용하는 제2 클락 도메인 회로; 및상기 제1 클락 신호 및 상기 제2 클락 신호를 생성함으로써 각각을 상기 제1 클락 도메인 회로 및 상기 제2 클락 도메인 회로에 제공하며, 상기 제1 클락 도메인 회로에서 타이밍 에러가 발생한 경우, 상기 제2 클락 신호의 다음 주기의 상승 엣지 발생을 지연시키도록 구성되는 엘라스틱 컨트롤러를 포함하는 집적 회로
|
| 2 |
2
제1항에 있어서,상기 엘라스틱 컨트롤러는,상기 제1 클락 신호를 생성하는 제1 클락 컨트롤러;상기 제2 클락 신호를 생성하는 제2 클락 컨트롤러; 및상기 제1 클락 컨트롤러의 제1 출력 신호를 지연시킴으로써 지연된 상기 제1 출력 신호를 상기 제2 클락 컨트롤러에 전달하고, 상기 제2 클락 컨트롤러의 제2 출력 신호를 지연시킴으로써 지연된 상기 제2 출력 신호를 상기 제1 클락 컨트롤러에 전달하도록 구성되는 핸드셰이크 로직 회로(handshake logic circuit)를 포함하는 것을 특징으로 하는 집적 회로
|
| 3 |
3
제2항에 있어서,상기 제1 클락 컨트롤러는,상기 제1 출력 신호를 출력하는 제1 C 엘리먼트; 및상기 제1 C 엘리먼트로부터 제공된 상기 제1 출력 신호의 상승 엣지 및 하강 엣지에서 펄스를 상기 제1 클락 신호로서 생성하도록 구성되는 제1 엣지-투-펄스 생성기를 포함하고,상기 제2 클락 컨트롤러는,상기 제2 출력 신호를 출력하는 제2 C 엘리먼트; 및상기 제2 C 엘리먼트로부터 제공된 상기 제2 출력 신호의 상승 엣지 및 하강 엣지에서 펄스를 상기 제2 클락 신호로서 생성하도록 구성되는 제2 엣지-투-펄스 생성기를 포함하는 것을 특징으로 하는 집적 회로
|
| 4 |
4
제2항에 있어서,상기 핸드셰이크 로직 회로는,제1 클락 도메인 회로에서 타이밍 에러가 발생한 경우, 상기 핸드셰이크 로직 회로 외부로부터 수신되는 에러 검출 신호를 기초로, 상기 제1 출력 신호의 지연(delay) 시간을 가변적으로 조정함으로써 지연된 상기 제1 출력 신호를 요청 신호(request signal)로서 상기 제2 클락 컨트롤러에 제공하도록 구성되는 가변 지연 요청 경로 엘리먼트(request path element with reconfigurable delay); 및상기 제2 출력 신호를 지연시킴으로써 지연된 상기 제2 출력 신호를 응답 신호(acknowledge signal)로서 상기 제1 클락 컨트롤러에 제공하도록 구성되는 응답 경로 엘리먼트(acknowledge path element)를 포함하는 것을 특징으로 하는 집적 회로
|
| 5 |
5
제1항에 있어서,상기 제1 클락 도메인 회로는,상기 제1 클락 도메인에서 발생하는 타이밍 에러를 감지함으로써 로컬 에러 신호(local error signal)를 발생시키도록 구성되는 적어도 하나의 레이저 플립플롭(Razor FlipFlop)을 포함하는 것을 특징으로 하는 집적 회로
|
| 6 |
6
제5항에 있어서,상기 적어도 하나의 레이저 플립플롭으로부터 수신되는 상기 로컬 에러 신호를 기초로 상기 제1 클락 도메인의 타이밍 에러를 최종적으로 검출하고, 상기 엘라스틱 컨트롤러가 상기 제2 클락 신호의 다음 주기의 상승 엣지 발생을 지연시키도록 상기 엘라스틱 컨트롤러에 에러 검출 신호(error detection signal)를 제공하도록 구성되는 최종 에러 검출 회로(final error detection circuit)를 더 포함하는 집적 회로
|
| 7 |
7
제6항에 있어서,상기 최종 에러 검출 회로는,상기 로컬 에러 신호를 입력으로 받고, 입력된 상기 로컬 에러 신호를 합하여 에러 신호로서 출력하는 OR 게이트; 및상기 OR 게이트로부터 제공되는 상기 에러 신호를 입력으로 받고, 상기 제1 클락 신호의 하강 엣지에서 상기 제1 클락 도메인의 타이밍 에러를 최종적으로 검출하도록 구성되는 비대칭 C 엘리먼트(asymmetric C element)를 포함하는 것을 특징으로 하는 집적 회로
|
| 8 |
8
제1 클락 신호를 이용하는 제1 클락 도메인 회로;제2 클락 신호를 이용하는 제2 클락 도메인 회로; 및상기 제1 클락 신호를 생성하여 상기 제1 클락 도메인 회로에 제공하고, 상기 제2 클락 신호를 생성하여 상기 제2 클락 도메인 회로에 제공하도록 구성되는 엘라스틱 컨트롤러를 포함하고,상기 엘라스틱 컨트롤러는,상기 제1 클락 신호를 생성하는 제1 클락 컨트롤러;상기 제2 클락 신호를 생성하는 제2 클락 컨트롤러; 및상기 제1 클락 도메인 회로에서 타이밍 에러가 발생한 경우, 상기 제1 클락 컨트롤러로부터 제공되는 제1 출력 신호의 지연(delay) 양을 증가시킴으로써 지연된 상기 제1 출력 신호를 요청 신호(request signal)로서 상기 제2 클락 컨트롤러에 제공하는 핸드셰이크 로직 회로를 포함하는 것을 특징으로 하는 집적 회로
|
| 9 |
9
제8항에 있어서,상기 제1 클락 컨트롤러는,상기 제1 클락 신호를 상기 제1 출력 신호로서 출력하도록 구성되는 제1 C 엘리먼트이고,상기 제2 클락 컨트롤러는,상기 제2 클락 신호를 제2 출력 신호로서 출력하도록 구성되는 제2 C 엘리먼트인 것을 특징으로 하는 집적 회로
|
| 10 |
10
제8항에 있어서,상기 핸드셰이크 로직 회로는,상기 핸드셰이크 로직 회로 외부로부터 수신되는 에러 검출 신호를 기초로, 상기 제1 클락 컨트롤러로부터 상기 제2 클락 컨트롤러에 전달되는 신호를 가변적으로 조정하도록 구성되는 복수의 가변 지연 요청 경로 엘리먼트들;C 엘리먼트; 및상기 제2 클락 컨트롤러로부터 상기 제1 클락 컨트롤러에 전달되는 신호를 지연시키도록 구성되는 복수의 응답 지연 엘리먼트들을 포함하는 것을 특징으로 하는 집적 회로
|
