| 1 |
1
데이터에 기초하여 클럭 천이 시점을 달리함으로써 유선 채널을 통해 상기 데이터를 송신하는 적어도 하나의 제1 송신 회로;를 포함하고,상기 제1 송신 회로는,입력 클럭의 듀티비와 스큐를 조절함으로써 생성한 스큐 클럭을 출력하도록 구성되는 스큐 컨트롤러;및상기 데이터에 기초하여 상기 스큐 클럭의 천이 시점을 변경 시킴으로써 생성한 상기 데이터에 대한 정보를 포함하는 송신 신호를 출력하도록 구성되는 위상차 모듈레이터;를 포함하는 것을 특징으로 하는 송신 장치
|
| 2 |
2
제1항에 있어서,상기 위상차 모듈레이터는 적어도 하나의 위상차 모듈레이터를 포함하고,상기 위상차 모듈레이터는,상기 데이터가 제1 비트인 경우, 풀-업 전류를 증가시키도록 구성되는 풀-업 회로;상기 데이터가 제2 비트인 경우, 풀-다운 전류를 증가시키도록 구성되는 풀-다운 회로;및상기 스큐 클럭을 수신하고, 상기 풀-업 전류 및 상기 풀-다운 전류에 기초하여 상기 스큐 클럭의 천이 시점이 달라진 모듈레이팅 클럭을 생성하도록 구성되는 인버터 회로;를 포함하는 것을 특징으로 하는 송신 장치
|
| 3 |
3
제2항에 있어서,상기 풀-업 회로는 상기 데이터가 상기 제1 비트인 경우 턴-온됨으로써, 상기 인버터 회로에 상기 풀-업 전류를 공급하도록 구성되는 제1 풀-업 트랜지스터를 포함하고,상기 풀-다운 회로는 상기 데이터가 상기 제2 비트인 경우 턴-온됨으로써, 상기 인버터 회로로부터 상기 풀-다운 전류를 인출하도록 구성되는 제1 풀-다운 트랜지스터를 포함하는 것을 특징으로 하는 송신 장치
|
| 4 |
4
제1항에 있어서,상기 제1 송신 회로는,상기 스큐 클럭의 천이 시점에 기초하여 상기 데이터를 순차적으로 상기 위상차 모듈레이터에 출력하도록 구성되는 시리얼라이저;및송신 채널을 구동함으로써 상기 송신 신호를 수신 장치에 전송하도록 구성되는 송신 드라이버;를 더 포함하는 것을 특징으로 하는 송신 장치
|
| 5 |
5
제1항에 있어서,상기 송신 신호가 포함하는 상기 데이터의 판별을 위해 이용되는 레퍼런스 신호를 생성하는 적어도 하나의 제2 송신 회로;를 더 포함하는 송신 장치
|
| 6 |
6
제5항에 있어서,상기 제2 송신 회로는 상기 송신 신호에 의해 송신되는 상기 데이터와 상보적인 비트를 갖는 상보 데이터에 기초하여 상기 레퍼런스 신호의 천이 시점을 결정하는 것을 특징으로 하는 송신 장치
|
| 7 |
7
제5항에 있어서,상기 제2 송신 회로는 상기 레퍼런스 신호를 상기 데이터와 무관하게 일정한 천이 시점을 갖도록 구성하는 것을 특징으로 하는 송신 장치
|
| 8 |
8
데이터에 기초하여 클럭 천이 시점을 달리함으로써 생성된 수신 신호 및 상기 수신 신호에 대한 데이터 판별 기준이 되는 레퍼런스 신호를 수신하는 수신 장치에 있어서,상기 수신 신호를 증폭하는 제1 증폭기;상기 레퍼런스 신호을 증폭하는 제2 증폭기;상기 수신 신호 및 상기 레퍼런스 신호의 위상 차 판별 윈도우를 증폭하는 위상차 증폭 회로;및복구 클럭에 동기하여 증폭된 상기 증폭된 위상 차 판별 윈도우에 기초하여 데이터를 판별하는 판별 회로;를 포함하는 수신 장치
|
| 9 |
9
제8항에 있어서,상기 위상차 증폭 회로는, 적어도 하나의 제1 타입의 트랜지스터를 포함하고, 상기 제1 타입의 트랜지스터의 성질에 기초하여 수신한 상기 수신 신호 및 상기 레퍼런스 신호의 전압 차이를 증폭하도록 구성되는 전압 증폭 회로;및적어도 하나의 제2 타입의 트랜지스터를 포함하고, 상기 제2 타입의 트랜지스터의 성질에 기초하여 상기 증폭된 전압 차이를 소정의 시간 동안 유지하도록 구성되는 홀드 회로;를 포함하는 것을 특징으로 하는 수신 장치
|
| 10 |
10
제8항에 있어서,상기 수신 신호 및 상기 레퍼런스 신호를 수신하고, 상기 수신 신호 및 상기 레퍼런스 신호를 보간함으로써 상기 복구 클럭을 생성하는 클럭 리커버리 회로;를 더 포함하고,상기 클럭 리커버리 회로는,상기 수신 신호 및 상기 레퍼런스 신호의 천이 시점을 보간함으로써 복구 클럭을 생성하는 보간 회로; 및상기 복구 클럭의 천이 시점을 딜레이시키는 딜레이 회로;를 포함하는 것을 특징으로 하는 수신 장치
|
