| 1 |
1
복수 개의 칩들로부터 발생되는 클럭 신호들을 입력받는 단계;동일한 프랙탈(fractal) 구조의 오실레이터 복수 개에서 상기 입력된 클럭 신호들을 발진하는 단계; 및상기 발진된 신호를 출력하는 단계;를 포함하고,상기 오실레이터는,프랙탈 구조를 가지기 위해서 3 개의 노드가 하나의 셀을 구성하고, 각 노드 사이에는 인버터가 배치되고, 상기 클럭 신호들이 동일한 주파수 및 동일한 위상으로 발진되도록 설정되고,상기 동일한 프랙탈 구조의 오실레이터 복수 개는,동일한 수의 인버터로 구성되고, 서로 동일한 사이즈를 가지는 오실레이터인 것을 특징으로 하는, 발진 제어 방법
|
| 2 |
2
청구항 1에 있어서,상기 오실레이터는,CMOS(Complementary Metal-Oxide Semiconductor) 오실레이터인 것을 특징으로 하는, 발진 제어 방법
|
| 3 |
3
청구항 1 있어서,상기 오실레이터는,TTL(Transistor-Transistor Logic) 오실레이터인 것을 특징으로 하는, 발진 제어 방법
|
| 4 |
4
청구항 1에 있어서,상기 오실레이터는,각 노드 사이에 홀수 개의 인버터가 연결되어 구성되는 것을 특징으로 하는, 발진 제어 방법
|
| 5 |
5
청구항 4에 있어서,상기 홀수 개의 인버터는 서로 직렬로 연결되어 구성되는 것을 특징으로 하는, 발진 제어 방법
|
| 6 |
6
청구항 1에 있어서,상기 오실레이터는, GHz급 주파수에서 동작되는 것을 특징으로 하는, 발진 제어 방법
|
| 7 |
7
복수 개의 칩들로부터 발생되는 클럭 신호들을 수신하는 수신부; 및동일한 프랙탈(fractal) 구조의 오실레이터 복수 개의 각 종단을 대응되는 종단과 서로 연결시키는 연결부; 및상기 동일 프랙탈 구조의 오실레이터에서 발진되는 신호를 출력하는 출력부; 를 포함하고,상기 오실레이터는,프랙탈 구조를 가지기 위해서 3 개의 노드가 하나의 셀을 구성하고, 각 노드 사이에는 인버터가 배치되고, 상기 클럭 신호들이 동일한 주파수 및 동일한 위상으로 발진되도록 설정되고,상기 동일한 프랙탈 구조의 오실레이터 복수 개는,동일한 수의 인버터로 구성되고, 서로 동일한 사이즈를 가지는 오실레이터인 것을 특징으로 하는, 링 오실레이터
|
| 8 |
8
청구항 7에 있어서,상기 오실레이터는,CMOS(Complementary Metal-Oxide Semiconductor) 오실레이터인 것을 특징으로 하는, 링 오실레이터
|
| 9 |
9
청구항 7에 있어서,상기 오실레이터는,TTL(Transistor-Transistor Logic) 오실레이터인 것을 특징으로 하는, 링 오실레이터
|
| 10 |
10
청구항 7에 있어서,상기 오실레이터는,각 노드 사이에 홀수 개의 인버터가 연결되어 구성되는 것을 특징으로 하는, 링 오실레이터
|
| 11 |
11
청구항 10에 있어서,상기 홀수 개의 인버터는 서로 직렬로 연결되어 구성되는 것을 특징으로 하는, 링 오실레이터
|
| 12 |
12
청구항 7에 있어서,상기 오실레이터는, GHz급 주파수에서 동작되는 것을 특징으로 하는, 링 오실레이터
|
| 13 |
13
삭제
|
