| 1 |
1
입력 클록 신호를 받아 지연된 출력 클록 신호를 발생시켜, 상기 입력 클록 신호와 상기 출력 클록 신호 사이의 위상 에러를 감소시키는 디지털 지연 라인;상기 입력 클록 신호와 출력 클록 신호의 위상차를 비교하여 위상 검출 신호를 출력하는 위상 검출기;상기 위상 검출기의 위상 검출 신호에 따라, 3중 검색 모드를 진행하여 상기 디지털 지연 라인의 지연 시간을 결정하는 제어 신호를 출력하는 3중 검색 모드 제어부;를 포함하며,상기 3중 검색 모드 제어부는,상기 디지털 지연 라인의 입출력간 전달 지연 시간을 디지털 제어하기 위한 제어신호를 생성하는 N-bit 레지스터 블록; 및 상기 N-bit 레지스터 블록을 제어하는 콘트롤 로직 블록;을 포함하며,상기 콘트롤 로직 블록은 상기 N-bit 레지스터 블록의 MSB인 상위 k-bit 만을 제어하며, 상기 상위 k-bit가 조정할 수 있는 지연값 구간을 다수개의 영역으로 분할하여 순차적으로 디지털 지연 라인의 지연 값이 변할 수 있도록 제어하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 3중 검색 모드는,MSB 구간 검색 (MSB interval search)을 수행하는 MSB 모드;상기 MSB 모드 완료 후, 2진 검색 방식을 수행하는 SAR 모드(연속 근사 레지스터 모드); 및상기 SAR 모드 완료 후, 순차 검색 방식을 수행하는 카운터 모드(Counter mode)로 구성되는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 4 |
4
제1항에 있어서,상기 입력 클록 신호를 입력으로 받아 1/M으로 분주된 주파수의 클록 신호를 발생시키는 주파수 디바이더를 더 포함하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 5 |
5
제1항에 있어서,상기 N-bit 레지스터 블록의 상위 비트(bit)를 써마미터 코드(Thermometer Code)로 변환시키는 디코더를 더 포함하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 6 |
6
제1항에 있어서,상기 디지털 지연 라인은,입력 클록 신호와 출력 클록 신호 사이의 위상 에러를 미리 설정된 제1 지연 분해능으로 감소시키는 코스 지연 라인; 및상기 코스 지연 라인 후단에 배치되며, 상기 코스 지연 라인으로부터 입력받은 클록 신호와 출력 클록 신호 사이의 위상 에러를 제2 지연 분해능 이내로 감소시키는 파인 지연 라인;을 포함하며,상기 코스 지연 라인은 상기 파인 지연 라인과 비교하여 상대적으로 큰 지연 시간을 생성하며, 상기 파인 지연 라인은 코스 지연 라인과 비교하여 상대적으로 높은 지연 시간 분해능을 갖도록 구성되는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 7 |
7
제6항에 있어서,상기 코스 지연 라인은 다수의 직렬 연결된 지연 셀(Delay Cell)로 구성되는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 8 |
8
제7항에 있어서,상기 파인 지연 라인은 입력에서 출력까지의 최대 지연시간이 상기 코스 지연 라인을 구성하는 상기 지연 셀 하나의 지연 시간과 같도록 구성되며, 상기 제어 신호에 따라 지연 시간을 프로그래머블 하게 생성 가능한 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 9 |
9
삭제
|
| 10 |
10
제3항에 있어서,상기 MSB 모드에서,상기 N-bit 레지스터 블록은 N-bit 중에서 상위 MSB k-bit을 사용하여 코스 지연 라인의 동작하는 지연 셀 수를 결정하여 입력에서 출력까지의 전달 지연 시간을 제어하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 11 |
11
제3항에 있어서,상기 카운터 모드가 진행되면, 상기 N-bit 레지스터 블록은 N-bit 카운터로 변환되며, 순차 검색 (sequential search) 방식을 수행하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 12 |
12
제1항,제3항,제4항,제5항,제6항,제7항,제8항,제10항 또는 제11항 중 어느 한 항에 따른 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어 방법으로서,MSB 구간 검색 (MSB interval search)을 통하여 MSB 모드를 수행하는 단계;상기 MSB 모드 완료 후, 2진 검색 방식을 수행하는 SAR 모드(연속 근사 레지스터 모드)를 수행하는 단계; 및상기 SAR 모드 완료 후, 순차 검색 방식을 수행하는 카운터 모드(Counter mode)를 수행하는 단계;를 포함하며,상기 MSB 모드를 수행하는 단계는,출력 클록 신호의 위상이 입력 클록 신호 보다 앞설 경우 다음 구간의 MSB 모드를 수행하고, 출력 클록 신호의 위상이 입력 클록 신호 보다 늦을 경우 상기 MSB 모드를 완료하고 상기 SAR 모드로 전환하는 단계를 포함하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어 방법
|
| 13 |
13
삭제
|
| 14 |
14
제12항에 있어서,상기 MSB 모드를 수행하는 단계에서, 콘트롤 로직 블록은 N-bit 레지스터 블록의 MSB인 상위 k-bit 만을 제어하며, 상위 k-bit가 조정할 수 있는 지연값 구간을 다수개의 영역으로 분할하여 순차적으로 디지털 지연 라인의 지연 값이 변할 수 있도록 제어하는 것을 특징으로 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어 방법
|
| 15 |
15
제12항에 있어서,상기 MSB 모드를 수행하는 단계에서,N-bit 레지스터 블록은 N-bit 중에서 상위 MSB k-bit을 사용하여 코스 지연 라인의 동작하는 지연 셀 수를 결정하여 입력에서 출력까지의 전달 지연 시간을 제어하는 것을 특징으로 하는 하는 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어 방법
|
