| 1 |
1
2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로에 있어서,입력 클럭 신호(CLKIN)와 출력 클럭 신호(CLKOUT) 사이의 위상을 변화시켜 최종적으로 입력 클럭 신호 (CLKIN)와 DQ 클럭 신호(CLKDQ) 사이의 위상 에러를 감소시키는 디지털 제어 지연라인;상기 디지털 제어 지연라인으로부터 출력되는 출력 클럭 신호(CLKOUT)를 입력받아 미리 정해진 시간 만큼 지연된 피드백 클럭 신호(CLKFB)를 출력하여 피드백 클럭 신호(CLKFB)와 상기 DQ 클럭 신호(CLKDQ)의 위상이 같게 하는 레플리카 클럭 버퍼;상기 피드백 클럭 신호와 입력 클럭 신호 사이의 위상 차이를 감소시키기 위하여, 상기 레플리카 클럭 버퍼의 출력인 피드백 클럭 신호(CLKFB)를 입력받아 구동하며, 코오스 락 포인트(coarse lock point)와 파인 락 포인트(fine lock point)를 검색하여 위상 에러를 제거하는 코드를 생성하는 2단 타임 투 디지털 컨버터; 상기 2단 타임 투 디지털 컨버터에서 출력한 코오스 지연 코드와 파인 지연 코드를 입력으로 받아 시프트 레지스터 컨트롤러로부터 출력된 제어 신호들(CSR[1:0]신호와 FSR[1:0]신호)에 따라 코드를 저장하고, 상기 디지털 제어 지연라인의 코오스 지연 라인과 파인 지연 라인을 제어하는 시프트 레지스터; 및상기 2단 타임 투 디지털 컨버터의 검색 타이밍과 순차 검색 타이밍을 제어하는 타이밍 컨트롤러;를 포함하며,상기 2단 타임 투 디지털 컨버터는,코오스 락 포인트를 검색하는 기능을 수행하는 코오스 타임 투 디지털 컨버터; 파인 락 포인트를 검색하여, 파인 지연 코드를 생성하는 파인 타임 투 디지털 컨버터; 상기 코오스 타임 투 디지털 컨버터에서 출력하는 코드를 바탕으로 코오스 지연 코드를 생성하는 엔코더; 상기 엔코더의 출력을 받아 구동하며, 코오스 지연 라인의 지연 유닛의 출력 중 코오스 락 포인트에 있는 클럭을 선택해 파인 타임 투 디지털 컨버터로 출력하는 멀티플렉서; 및 상기 엔코더의 출력을 받아 구동하며, 입력 클럭 신호를 상기 멀티플렉서의 전파 지연시간과 동일하게 지연시켜 파인 타임 투 디지털 컨버터로 출력하는 더미 멀티플렉서;를 포함하며,상기 타이밍 컨트롤러는 외부 신호인 시작 (START) 신호를 입력으로 받아 구동하며, 상기 레플리카 클럭 버퍼를 고려하여 피드백 클럭 신호(CLKFB)를 이용하여 신호를 제어하고, 2단 타임 투 디지털 컨버터 코드 생성 모드의 제어신호(TDCEN)와 코오스 타임 투 디지털 컨버터 코드 생성 모드의 제어신호인 CTDCEN신호와, 파인 타임 투 디지털 컨버터 코드 생성 모드의 제어신호인 FTDCEN신호와, 코드 저장 신호인 TDCSTORE를 출력하며,상기 코오스 지연라인은 피드백 클럭 신호(CLKFB) 및 입력 클럭 신호(CLKIN)를 입력으로 받아 구동하며, 상기 코오스 지연라인의 출력신호는 파인 지연 라인으로 입력되는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 2 |
2
제1항에 있어서,피드백 클럭 신호와 입력 클럭 신호의 위상차를 비교하여 위상 검출 신호를 출력하는 위상 검출기;를 더 포함하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 3 |
3
제2항에 있어서,상기 시프트 레지스터 컨트롤러는 상기 위상 검출기의 출력 신호와 상기 타이밍 컨트롤러의 코드 저장 신호를 입력 받아 구동하며, 상기 시프트 레지스터의 동작을 제어하기 위한 제어신호를 출력하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 4 |
4
제1항에 있어서,상기 레플리카 클럭 버퍼의 전파 지연시간(tRCB)은 메모리 인터페이스에 존재하는 클럭 분배 네트워크의 전파 지연 시간(tCDB)과 동일하게 설정되어 피드백 클럭 신호(CLKFB)와 DQ 클럭 신호(CLKDQ)의 위상을 같게 하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 5 |
5
제1항에 있어서,상기 2단 타임 투 디지털 컨버터는 코오스 타임 투 디지털 컨버터 코드 생성 모드와, 파인 타임 투 디지털 컨버터 코드 생성 모드 및 타임 투 디지털 컨버터 코드 저장 및 적용 모드를 포함하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 6 |
6
제5항에 있어서,상기 코오스 타임 투 디지털 컨버터 코드 생성 모드는 코오스 락 포인트를 검색하고, 코오스 지연 코드를 생성시키며, 상기 파인 타임 투 디지털 컨버터 코드 생성 모드는 파인 락 포인트를 검색하고, 파인 지연 코드를 생성시키며, 상기 타임 투 디지털 컨버터 코드 저장 및 적용모드는 생성된 코오스 지연 코드와 파인 지연 코드를 시프트 레지스터에 저장 및 해당 코드들을 디지털 제어 지연라인에 적용하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 7 |
7
제1항에 있어서,상기 디지털 제어 지연라인은, 각 유닛 출력과 입력 클록을 비교하여 코오스 락 포인트(coarse lock point)를 검색하여 위상 에러를 제거하는 코오스 지연 라인; 및파인 락 포인트(fine lock point)를 검색하여 위상에러를 제거하는 파인 지연 라인 (fine delay line)을 포함하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 8 |
8
제7항에 있어서,상기 파인 지연 라인의 조정 가능한 총 지연 시간은 코오스 지연 라인의 다수의 지연 유닛 중 하나의 지연 유닛이 조정 가능한 지연시간과 동일하게 구성하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 9 |
9
제7항에 있어서,상기 코오스 지연 라인은 멀티플렉서를 기반으로 한 코오스 지연 유닛으로 구성하며, 두 가지 입력 통로 중 하나를 피드백 루프에 연결하여 타이밍 컨트롤러의 타임 투 디지털 컨버터 코드 생성 신호(TDCEN) 입력 받아, 해당 통로를 코오스 타임 투 디지털 컨버터의 코드 생성을 위한 지연 라인으로 사용하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 10 |
10
삭제
|
| 11 |
11
제2항에 있어서,상기 시프트 레지스터 컨트롤러는 타이밍 컨트롤러의 제어신호인 TDCSTORE와 위상 검출기의 비교신호(COMP) 및 락킹 신호(LOCK)를 입력으로 받아 구동되며, TDCSTORE신호가 들어오면, 시프트 레지스터가 코드를 저장하도록 하는 제어신호를 출력하며,2단 타임 투 디지털 컨버터 검색이후의 순차 검색 모드에서 위상 검출기의 비교신호(COMP)에는 지연을 증가 또는 감소시키는 신호를 출력하고, 위상 검출기의 LOCK 신호에는 지연 유지 신호를 시프트 레지스터에 출력하는 것을 특징으로 하는 2단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로
|
| 12 |
12
삭제
|
