| 1 |
1
LLR(Log-Likelihood Ratio) 여분표현기법을 이용한 극 부호 복호 방법으로서,복호기로의 입력을 여분표현기법에 따른 형태로 배열하는 입력 표현 과정;복수의 단계(stage)들 중 어느 한 단계의 노드에서 LLR에 대한 제1 커널 처리 및 제2 커널 처리를 수행하는 커널 처리 수행 과정; 및상기 제1 커널 처리 및 제2 커널 처리 결과에 기반하여, 복수의 소스 비트를 추정하는 소스 비트 추정 과정을 포함하고,상기 여분표현기법은 한 비트의 니게이팅 비트(negating bit)를 2의 보수로 표현된 수의 부호 비트(sign bit) 앞에 추가하여 수의 부호를 나타내는 기법이고,상기 입력 표현 과정에서 상기 입력을 여분표현기법에 따른 형태로 배열함으로써, 상기 입력에 해당하는 입력 값이 (+1)과 (-1)로 표현되는 니게이팅 비트(negating bit)에 후속하는 2의 보수 형태로 배열되는 것인, LLR 여분표현기법을 이용한 극 부호 복호 방법
|
| 2 |
2
제1항에 있어서,두 개의 입력에 대한 LLR은 각각 a, b로 표현되고, 상기 니게이팅 비트는 a
|
| 3 |
3
제2항에 있어서,상기 제1 커널 처리는 상기 두 개의 입력에 대한 LLR의 최소값과 부호에 기반하여 연산이 수행되고,상기 제2 커널 처리는 두 개의 입력 LLR 및 부분 합(partial sum)에 기반하여 연산이 수행되는 것인, LLR 여분표현기법을 이용한 극 부호 복호 방법
|
| 4 |
4
제3항에 있어서,상기 제1 커널 처리는 하기 식 1에 의해 수행되고,[식 1]여기서 a, b는 상기 두 개의 입력에 대한 LLR이고, sign(x)는 x의 부호를 나타내고, min(a,b)는 a, b의 최소 크기를 나타내는 것인, LLR 여분표현기법을 이용한 극 부호 복호 방법
|
| 5 |
5
제4항에 있어서,상기 제2 커널 처리는 하기 식 2에 의해 수행되고,[식 2]여기서 a, b는 상기 두 개의 입력에 대한 LLR이고, s는 부분 합(partial sum)을 나타내고, 이고, 인 것인, LLR 여분표현기법을 이용한 극 부호 복호 방법
|
| 6 |
6
제1항에 있어서,상기 소스 비트 추정 과정에서,상기 복수의 소스 비트(ui)는 하기 식 3에 의해 추정되고,[식 3] 여기서, Ac는 신뢰성(reliability)이 낮은 채널이고, L(x)는 x의 LLR에 해당하는 것인, LLR 여분표현기법을 이용한 극 부호 복호 방법
|
| 7 |
7
제5항에 있어서,상기 커널 처리 수행 과정을 통해, f(a, b)
|
| 8 |
8
제7항에 있어서,상기 g(a, b)
|
| 9 |
9
LLR(Log-Likelihood Ratio) 여분표현기법을 이용한 극 복호화기로서,송신 장치로부터의 입력을 수신하는 송수신부; 및상기 송수신부로부터의 입력을 여분표현기법에 따른 형태로 배열하고, 복수의 단계(stage)들 중 어느 한 단계의 노드에서 LLR에 대한 제1 커널 처리 및 제2 커널 처리를 수행하고, 상기 제1 커널 처리 및 제2 커널 처리 결과에 기반하여, 복수의 소스 비트를 추정하는 프로세서를 포함하고,상기 여분표현기법은 한 비트의 니게이팅 비트(negating bit)를 2의 보수로 표현된 수의 부호 비트(sign bit) 앞에 추가하여 수의 부호를 나타내는 기법이고,상기 프로세서가 상기 입력을 여분표현기법에 따른 형태로 배열함으로써, 상기 입력에 해당하는 입력 값이 (+1)과 (-1)로 표현되는 니게이팅 비트(negating bit)에 후속하는 2의 보수 형태로 배열되는 것인, 극 복호화기
|
| 10 |
10
제9항에 있어서,두 개의 입력에 대한 LLR은 각각 a, b로 표현되고, 상기 니게이팅 비트는 a
|
| 11 |
11
제10항에 있어서,상기 프로세서는,상기 두 개의 입력에 대한 LLR의 최소값과 부호에 기반하여 상기 제1 커널 처리와 연관된 연산을 수행하고,두 개의 입력 LLR 및 부분 합(partial sum)에 기반하여 상기 제2 커널 처리와 연관된 연산을 수행하는 것인, 극 복호화기
|
| 12 |
12
제11항에 있어서,상기 프로세서는, 하기 식 1에 의해 상기 제1 커널 처리와 연관된 연산을 수행하고,[식 1]여기서 a, b는 상기 두 개의 입력에 대한 LLR이고, sign(x)는 x의 부호를 나타내고, f(a, b)는 두 개의 입력 LLR(a, b)에 대한 f 커널 처리를 나타내고, min(a,b)는 a, b의 최소 크기를 나타내는 것인, 극 복호화기
|
| 13 |
13
제12항에 있어서,상기 프로세서는, 하기 식 2에 의해 상기 제2 커널 처리를 수행하고,[식 2]여기서 a, b는 상기 두 개의 입력에 대한 LLR이고, s는 부분 합(partial sum)을 나타내고, 이고, 인 것인, 극 복호화기
|
| 14 |
14
제9항에 있어서,상기 프로세서는, 하기 식 3에 의해 상기 복수의 소스 비트(ui)를 추정하고,[식 3]여기서, Ac는 신뢰성(reliability)이 낮은 채널이고, L(x)는 x의 LLR에 해당하는 것인, 극 복호화기
|
| 15 |
15
제13항에 있어서,상기 프로세서는,상기 제1 커널 처리 및 제2 커널 처리를 통해, f(a, b)
|
| 16 |
16
제15항에 있어서,상기 프로세서는,상기 a
|
