| 1 |
1
딥엔웰 안에 형성된 엔모스 트랜지스터의 바디인 피웰과 n+ 확산층 사이에 기생하는 접합 다이오드를 구비한 이퓨즈 오티피 셀이 매트릭스 형태로 배열된 이퓨즈 오티피 셀 어레이를 구비하되, 프로그램 모드에서 상기 접합 다이오드에 의하여 해당 이퓨즈 오티피 셀의 이퓨즈 링크가 블로잉되고, 읽기 모드에서는 상기 엔모스 트랜지스터에 의하여 해당 이퓨즈 오티피 셀의 이퓨즈 링크에 프로그램된 데이터가 읽혀지는 이퓨즈 오티피 셀 어레이부;제어신호에 따라 상기 이퓨즈 오티피 셀 어레이부에 대한 프로그램 모드, 노멀 리드 모드 및 프로그램 확인 리드 모드에 적합한 내부 제어 신호를 출력하는 컨트롤 로직부;상기 컨트롤 로직부의 제어하에 행 어드레스를 공급받아 상기 이퓨즈 오티피 셀 어레이부에 리드워드라인신호 및 라이트워드라인바신호를 출력하는 워드라인 드라이버;상기 컨트롤 로직부의 제어하에 상기 이퓨즈 오티피 셀 어레이부의 소스라인 구동을 위하여, 열 어드레스를 디코딩하여 디코딩된 열 어드레스를 출력하는 컬럼 디코더; 및 상기 열 어드레스 및 상기 컨트롤 로직부의 제어하에 프로그램 모드에서 입력데이터에 대응되는 프로그램데이터를 상기 이퓨즈 오티피 셀 어레이부에 공급하고, 읽기 모드에서는 상기 이퓨즈 오티피 셀 어레이부로부터 공급되는 비트라인신호를 감지 및 증폭하여 그에 따른 출력데이터를 발생하는 소스라인 드라이버 및 센스앰프;를 포함하는 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 2 |
2
제1항에 있어서, 상기 엔모스 트랜지스터는이퓨즈 블로잉을 위해 사용되는 엔모스 트랜지스터의 채널폭에 비하여 작은 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 3 |
3
제1항에 있어서, 상기 엔모스 트랜지스터는블로잉되지 않은 이퓨즈를 통해 흐르는 읽기 전류를 통과시키되, 상기 읽기 전류는 100㎂ 이내인 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 4 |
4
제1항에 있어서, 상기 이퓨즈 오티피 셀은게이트에 리드워드라인신호가 공급되고 일측단자에 비트라인신호가 공급되며 플로팅게이트에 소스라인신호가 공급되는 엔모스 트랜지스터; 및 일측 단자가 상기 엔모스 트랜지스터의 타측 단자에 연결되고, 상기 타측 단자에 라이트워드라인바신호가 공급되는 이퓨즈를 구비한 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 5 |
5
제1항에 있어서, 상기 이퓨즈 오티피 셀은기판 상에 형성된 딥엔웰(DNW: Deep N-Well);상기 딥엔웰에 형성된 엔모스 트랜지스터의 바디인 피웰; 및상기 피웰에서 형성된 n+ 확산층 및 p+ 확산층을 구비하되, 상기 피웰과 n+ 확산층 사이에 기생하는 접합 다이오드가 해당 셀의 이퓨즈 링크를 블로잉하는데 사용되는 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 6 |
6
제1항에 있어서, 상기 이퓨즈 오티피 메모리 회로는매트릭스 구조로 배열된 4개의 이퓨즈 오티피 셀 어레이;상기 이퓨즈 오티피 셀 어레이 간의 수평방향으로 사이에 각각 배열된 상기 워드라인 드라이버;상기 이퓨즈 오티피 셀 어레이 간의 수직 방향으로 사이에 배열된 소스라인 드라이버; 및수직 방향으로 배열된 두 개의 상기 이퓨즈 오티피 셀 어레이의 하부에 각각 배열된 데이터 출력버퍼를 포함하는 센스앰프;를 포함하는 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 7 |
7
제1항에 있어서, 상기 워드라인 드라이버는제어신호를 낸드연산하는 제1낸드게이트;상기 제1낸드게이트의 출력신호와 워드라인인에이블신호를 낸드연산하는 제2낸드게이트; 상기 제2낸드게이트의 출력신호를 반전시켜 출력하는 제1인버터; 및워드라인인에이블바신호와 상기 제1낸드게이트의 출력신호를 노아연산하여 그에 따른 리드워드라인신호를 출력하는 제1노아게이트를 구비한 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 8 |
8
제1항에 있어서, 상기 소스라인 드라이버 및 셈스앰프는 소스라인 드라이버를 구비하되,상기 소스라인 드라이버는내부프로그램신호와 제어신호를 낸드연산하는 제3낸드게이트;상기 제3낸드게이트의 출력신호의 위상을 반전시키는 제2인버터;상기 제2인버터의 출력신호와 입력데이터를 낸드연산하는 제4낸드게이트; 및직렬 연결되어 상기 제4낸드게이트의 출력신호의 위상을 순차적으로 반전시켜 그에 따른 소스라인신호를 출력하는 제3 내지 제5인버터;를 구비한 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 9 |
9
제1항에 있어서, 상기 소스라인 드라이버 및 센스앰프에 구비된 센스앰프는 비트라인로드바 신호 및 비트라인프리차지 신호에 따라 비트라인을 제어하는 비트라인 제어부;비트라인신호와 기준전압의 차동전압을 센싱하여 그에 따른 출력데이터를 발생하는 센스 앰프부; 상기 센스 앰프에서 출력되는 데이터를 래치하는 RS 래치; 및상기 RS 래치에서 래치된 출력데이터를 완충 증폭하여 출력하는 출력버퍼;를 구비한 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
| 10 |
10
제9항에 있어서, 센스 앰프부는 센스앰프인에이블바신호가 활성화될 때 비트라인신호와 기준전압을 비교하는 방식으로 센싱하여 그에 따른 전압을 두 개의 노드에 출력하는 센스앰프회로를 구비한 것을 특징으로 하는 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
|
