| 1 |
1
상,하위의 커패시터열 및 상,하위의 스위칭부를 구비한 후 노멀 모드에서는 상기 커패시터열에서 입력신호를 샘플링하여 상기 상,하위의 커패시터열의 상판전압을 결정하고, 오프셋 에러 보정모드에서는 상기 상,하위의 커패시터열의 오프셋보정용 커패시터 어레이에서 상기 입력신호를 샘플링하여 상기 상,하위의 커패시터열의 상판전압을 결정하는 커패시터형 디에이씨;상기 노멀 모드 및 상기 오프셋 에러 보정 모드에서 상기 상,하위 커패시터열의 상판전압을 비교하여 그에 따른 디지털 코드를 출력하는 비교기;오프셋 에러 보정 모드에서, 상기 디지털 코드에 따라 상기 상,하위의 스위칭부의 스위칭 동작을 제어하기 위한 출력코드를 결정하는 유한상태머신; 및 오프셋 에러 보정 모드에서, 상기 출력코드의 로직연산 결과를 근거로 상기 상,하위의 스위칭부의 스위칭 동작을 제어하여, 상기 오프셋보정용 커패시터 어레이를 통해 상기 상,하위의 커패시터열의 상판전압이 해당 레벨로 결정되도록 하는 보정 로직부;를 포함하는 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 2 |
2
제1항에 있어서, 상기 오프셋보정용 커패시터 어레이는상기 상,하위의 커패시터열 중에서 MSB 커패시터로부터 분리된 복수개의 커패시터와 LSB 커패시터인 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 3 |
3
제2항에 있어서, 상기 MSB 커패시터로부터 분리된 복수개의 커패시터는상기 상,하위 커패시터열에서 MSB 커패시터가 512Cu인 경우, 16Cu,8Cu,4Cu,2Cu의 커패시터 및 LSB의 커패시터 1Cu인 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 4 |
4
제1항에 있어서, 상기 상위의 스위칭부는상위 오프셋 에러 보정용 커패시터의 하판에 정극성의 기준전압, 부극성의 기준전압, 입력전압 및 공통전압을 전달하기 위한 복수 개의 모스 트랜지스터를 구비한 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 5 |
5
제1항에 있어서, 상기 하위의 스위칭부는하위 오프셋 에러 보정용 커패시터의 하판에 정극성의 기준전압, 부극성의 기준전압, 입력전압 및 공통전압을 전달하기 위한 복수 개의 모스 트랜지스터를 구비한 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 6 |
6
제4항 또는 제5항에 있어서, 상기 복수 개의 모스 트랜지스터는 상기 보정 로직부로부터 공급되는 스위칭제어신호에 의해 스위칭 동작하는 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 7 |
7
제6항에 있어서, 상기 보정 로직부는각각의 출력코드를 각기 낸드연산하는 제1낸드게이트열;상기 제1낸드게이트열의 출력신호들과 공통전압스위칭바제어신호를 각각 노아연산하여 스위칭제어신호(CPC_0-CPC_4)를 출력하는 제1노아게이트열;바출력코드를 각기 낸드연산하는 제2낸드게이트열; 상기 제2낸드게이트열의 출력신호들과 공통전압스위칭바제어신호를 각기 노아연산하여 스위칭제어신호(CMC_0-CMC_4)를 출력하는 제2노아게이트열;스위칭제어신호(CMC_0,CPC_0~CMC_4,CPC_4)를 각기 노아연산하는 제3노아게이트열; 및상기 제3노아게이트열의 출력신호들과 공통전압스위칭제어신호를 낸드연산하여 스위칭바제어신호(/SC_0~ /SC_4)를 출력하는 제3낸드게이트열;을 포함하는 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
| 8 |
8
제1항에 있어서, 상기 보정 로직부는직렬 연결되어 보정제어신호 및 외부클럭신호에 의해 동작하는 복수 개의 D형 플립플롭;상기 복수 개의 D형 플립플롭의 중간 출력신호를 반전시켜 클럭오프신호를 출력하는 인버터;상기 복수 개의 D형 플립플롭의 또 다른 중간 출력신호와 상기 D형 플립플롭의 최종단 반전 출력신호를 앤드연산하여 샘플 보정신호를 출력하는 제1앤드게이트;상기 외부클럭신호 및 클럭오프신호를 앤드연산하여 클럭인신호를 출력하는 제2앤드게이트; 및샘플보정신호 및 샘플신호를 오아연산하여 스위칭제어신호를 출력하는 오아게이트;를 포함하는 것을 특징으로 하는 축차근사형 에이디씨의 오프셋 에러 보정장치
|
