| 1 |
1
복수의 커패시터를 포함하는 커패시터 어레이 및 복수의 스위치부를 포함하는 스위치 어레이를 포함하고, 외부에서 입력되는 제1 아날로그 입력 전압, 일정한 크기로 입력되는 제2 아날로그 입력 전압, 출력 범위를 설정하는 제1 및 제2 기준 전압 및 공통 전압 중 하나 이상을 제1 제어 신호, 제2 제어 신호 및 샘플 신호에 대응하여 상기 커패시터 어레이에 인가함으로써 제1 및 제2 출력 전압을 출력하는 커패시터형 DA 변환기;상기 제1 및 제2 출력 전압을 비교하여 비교 결과에 대한 비교 신호를 출력하는 비교기;상기 비교신호에 대응하여 상기 커패시터 어레이에 인가되는 전압을 제어하기 위한 상기 제2 제어 신호 및 제3 제어 신호를 출력하고, 상기 제1 아날로그 입력 전압에 대한 DA 변환이 완료되면 디지털 출력 신호를 출력하는 축차 근사형 로직부; 및상기 제3 제어 신호를 수신하여 상기 제1 제어 신호를 생성하며, 상기 제1 및 제2 출력 전압의 레벨이 소정의 범위 내인 경우, 상기 제1 및 제2 출력 전압을 부스팅하는 상기 제1 제어 신호를 출력하는 부스팅 로직부; 를 포함하는 축차 근사형 AD 변환기
|
| 2 |
2
제1 항에 있어서, 상기 커패시터 어레이는상기 제1 출력 전압을 생성하는 상부 커패시터 어레이;상기 제2 출력 전압을 생성하는 하부 커패시터 어레이; 를 포함하며,상기 상부 및 하부 커패시터 어레이는 각각 상기 디지털 출력 신호의 MSB(Most Significant Bit)의 값을 결정하는 MSB 커패시터부터 상기 디지털 출력 신호의 LSB(Least Significant Bit)의 값을 결정하는 LSB 커패시터까지 순서에 따라 병렬로 배열되는 복수의 커패시터를 포함하는 축차 근사형 AD 변환기
|
| 3 |
3
제2 항에 있어서, 상기 스위치 어레이는복수의 상부 스위치부 및 복수의 하부 스위치부를 포함하고, 복수의 상기 상부 스위치부는 각각 상기 상부 커패시터 어레이의 각 커패시터에 연결되고, 복수의 상기 하부 스위치부는 각각 상기 하부 커패시터 어레이의 각 커패시터에 연결되는 축차 근사형 AD 변환기
|
| 4 |
4
제3 항에 있어서,각각의 상기 상부 스위치부는 연결된 커패시터에 상기 제1 기준 전압을 인가하기 위한 제1 상부 스위치, 연결된 커패시터에 상기 제2 기준 전압을 인가하기 위한 제2 상부 스위치, 연결된 커패시터에 상기 제1 아날로그 입력 전압을 인가하기 위한 제3 상부 스위치, 연결된 커패시터에 상기 공통 전압을 인가하기 위한 제4 상부 스위치를 포함하며,각각의 상기 하부 스위치부는 연결된 커패시터에 상기 제1 기준 전압을 인가하기 위한 제1 하부 스위치, 연결된 커패시터에 상기 제2 기준 전압을 인가하기 위한 제2 하부 스위치, 연결된 커패시터에 상기 제2 아날로그 입력 전압을 인가하기 위한 제3 하부 스위치, 연결된 커패시터에 상기 공통 전압을 인가하기 위한 제4 하부 스위치를 포함하는 축차 근사형 AD 변환기
|
| 5 |
5
제4 항에 있어서,복수의 상기 상부 스위치부 중 상기 상부 커패시터 어레이의 상기 MSB 커패시터에 연결된 상기 상부 스위치부는 상기 제1 출력 전압을 부스팅하는 상기 제1 제어 신호에 대응하여 상기 제1 상부 스위치를 턴 온 하고,복수의 상기 하부 스위치부 중 상기 하부 커패시터 어레이의 상기 MSB 커패시터에 연결된 상기 하부 스위치부는 상기 제2 출력 전압을 부스팅하는 상기 제1 제어 신호에 대응하여 상기 제1 하부 스위치를 턴 온 하는 축차 근사형 AD 변환기
|
| 6 |
6
제2 항에 있어서, 상기 축차 근사형 로직부는상기 비교기로부터 출력되고 상기 비교기의 비교 동작 완료를 알리는 유효 신호에 동기되어 클록 신호를 제공하는 시프트 레지스터;상기 클록 신호에 동기되어 상기 비교 신호를 저장하고, 상기 제3 제어 신호를 생성하는 메모리; 상기 메모리에서 출력되는 상기 제3 제어 신호 중 일부를 수신하여 상기 제2 제어 신호 중 일부를 생성하는 제어 로직; 및 상기 샘플 신호와 상기 클록 신호에 대한 논리 연산을 통해 상기 제2 제어 신호 중 나머지를 생성하는 복수의 논리 게이트들; 을 포함하는 축차 근사형 AD 변환기
|
| 7 |
7
제6 항에 있어서, 상기 제어 로직은논리 연산을 위한 OR 게이트와 NOR 게이트를 포함하며,상기 OR 게이트는 상기 메모리에서 출력되는 상기 제3 제어 신호 중 일부와 상기 샘플 신호를 수신하고,상기 NOR 게이트는 상기 OR 게이트의 출력과 상기 클록 신호 중 일부를 수신하여 상기 제2 제어 신호 중 상기 MSB 커패시터에 인가되는 상기 공통 전압을 제어하는 상기 제2 제어 신호를 생성하는 축차 근사형 AD 변환기
|
| 8 |
8
제6 항에 있어서, 상기 제어 로직은상기 제1 및 제2 출력 전압의 레벨이 상기 소정의 범위인 경우, 상기 제2 제어 신호 중 일부를 생성하는 축차 근사형 AD 변환기
|
| 9 |
9
제8 항에 있어서, 상기 제1 기준 전압은 상기 커패시터형 DA 변환기의 최대 출력 전압에 대한 기준을 설정하고, 상기 제2 기준 전압은 상기 커패시터형 DA 변환기의 최소 출력 전압에 대한 기준을 설정하며,상기 소정의 범위는 상기 제2 기준 전압 내지 상기 제1 및 제2 기준 전압의 중간값의 범위인 축차 근사형 AD 변환기
|
| 10 |
10
제2 항에 있어서, 상기 부스팅 로직부는상기 제3 제어 신호에 대응하여 상기 상부 및 하부 커패시터 어레이의 상기 MSB 커패시터에 상기 제1 기준 전압이 인가되도록 하는 상기 제1 제어 신호를 출력함으로써 상기 제1 및 제2 출력 전압을 부스팅하는 축차 근사형 AD 변환기
|
| 11 |
11
제10 항에 있어서, 상기 부스팅 로직부는상기 제3 제어 신호 중 일부에 대응하여 상기 상부 및 하부 커패시터 어레이의 상기 MSB 커패시터에 인가되는 전압을 제어하는 상기 제1 제어 신호 중 일부를 생성하는 논리 회로를 포함하는 축차 근사형 AD 변환기
|
| 12 |
12
제11 항에 있어서, 상기 논리 회로는상기 제3 제어 신호 중 일부를 수신하는 2개의 OR 게이트를 포함하는 축차 근사형 AD 변환기
|
| 13 |
13
제1 항에 있어서, 상기 비교기는 N형 비교기인 축차 근사형 AD 변환기
|
| 14 |
14
제1 항에 있어서,상기 제1 기준 전압은 상기 커패시터형 DA 변환기의 최대 출력 전압에 대한 기준을 설정하고, 상기 제2 기준 전압은 상기 커패시터형 DA 변환기의 최소 출력 전압에 대한 기준을 설정하며,상기 소정의 범위는 상기 제2 기준 전압 내지 상기 제1 및 제2 기준 전압의 중간값의 범위인 축차 근사형 AD 변환기
|
