| 1 |
1
제 1 반도체층과 제 2 반도체층이 이종접합으로 형성된 바디 영역;상기 이종접합을 포함하는 상기 바디 영역의 측면 상에 이격되어 형성된 바이어싱 게이트와 컨트롤 게이트;상기 바이어싱 게이트와 상기 바디 영역 사이에 구비된 제 1 게이트 절연막;상기 컨트롤 게이트와 상기 바디 영역 사이에 전하저장층이 함께 구비된 제 2 게이트 절연막;상기 제 1 반도체층의 일단에 구비된 소스 영역; 및상기 제 2 반도체층의 일단에 구비된 드레인 영역을 포함하는 것을 특징으로 하는 지능형 반도체소자
|
| 2 |
2
제 1 항에 있어서,상기 제 2 반도체층은 상기 제 1 반도체층보다 작은 에너지 밴드갭을 갖는 것을 특징으로 하는 지능형 반도체소자
|
| 3 |
3
제 2 항에 있어서,상기 제 1 반도체층은 상기 소스 영역 상에 수직하게 돌출되어 형성되고, 상기 제 2 반도체층과 상기 드레인 영역은 상기 제 1 반도체층 상에 순차적으로 적층되어 형성된 것을 특징으로 하는 지능형 반도체소자
|
| 4 |
4
제 2 항에 있어서,상기 바디 영역은 상기 소스 영역 상에 다각형 기둥형상으로 상기 제 1 반도체층과 상기 제 2 반도체층이 수직으로 적층되어 형성되고,상기 바이어싱 게이트와 상기 컨트롤 게이트는 각각 상기 다각형 기둥형상의 측면 상에 둘레로 이격되며 하나 이상 형성된 것을 특징으로 하는 지능형 반도체소자
|
| 5 |
5
제 2 항에 있어서,상기 소스 영역과 상기 드레인 영역은 반도체 기판에 수평으로 이격되어 형성되고,상기 제 1 반도체층과 제 2 반도체층은 상기 소스 영역과 상기 드레인 영역의 사이에서 수평으로 형성된 것을 특징으로 하는 지능형 반도체소자
|
| 6 |
6
제 2 항에 있어서,상기 소스 영역과 상기 드레인 영역은 반도체 기판에 수평으로 이격되어 형성되고,상기 바디 영역은 상기 소스 영역과 상기 드레인 영역의 사이에서 상기 제 1 반도체층과 제 2 반도체층이 다각형 수평막대 형상으로 형성되고,상기 바이어싱 게이트와 상기 컨트롤 게이트는 각각 상기 다각형 수평막대 형상의 측면 상에 둘레로 이격되며 하나 이상 형성된 것을 특징으로 하는 지능형 반도체소자
|
| 7 |
7
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 2 반도체층은 상기 드레인 영역과의 공핍층과 상기 이종접합으로 양자우물이 형성되도록 구비되고,상기 양자우물은 상기 공핍층에서 생성된 정공이 저장되며 단기기억을 모방하다가, 특정 임계값을 넘게되면 상기 전하저장층으로 정공이 주입되면서 장기기억으로 전환되도록 하는 것을 특징으로 하는 지능형 반도체소자
|
| 8 |
8
제 5 항에 있어서,상기 제 1 반도체층은 실리콘층이고,상기 제 2 반도체층은 실리콘게르마늄층인 것을 특징으로 하는 지능형 반도체소자
|
| 9 |
9
제 8 항에 있어서,상기 실리콘층은 상기 소스 영역과 함께 벌크 실리콘기판으로 형성된 것을 특징으로 하는 지능형 반도체소자
|
| 10 |
10
제 7 항에 있어서,상기 바이어싱 게이트와 상기 컨트롤 게이트는 상기 공핍층을 덮으며, 상기 소스 영역으로부터 일정 거리 떨어진 위치까지 형성된 것을 특징으로 하는 지능형 반도체소자
|
