| 1 |
1
저항의 양단 사이의 전위차를 일정하게 유지시킴으로써 정전류를 생성하는 정전류 생성부; 및상기 정전류에 대응하는 바이어스 전류에 기초하여, 커패시터의 충방전 주기에 따른 클럭 신호를 출력하는 발진부를 포함하는 발진기
|
| 2 |
2
제1항에 있어서,상기 정전류 생성부는상기 저항; 및상기 저항에 인가되는 전압을 제1 기준전압으로 유지시키는 피드백 루프를 포함하는 발진기
|
| 3 |
3
제2항에 있어서,상기 피드백 루프는상기 제1 기준전압, 및 상기 저항의 일단에 인가되는 전압을 입력 받는 증폭기; 및상기 증폭기의 출력을 게이트 전압으로 입력 받아, 상기 저항의 일단에 인가되는 전압을 제어하는 트랜지스터를 포함하는 발진기
|
| 4 |
4
제3항에 있어서,상기 증폭기는상기 정전류에 대응하는 상기 바이어스 전류에 기초하여 구동되는 발진기
|
| 5 |
5
제 1항에 있어서,상기 저항은온도 계수가 양수인 제1 저항; 및온도 계수가 음수인 제2 저항을 포함하고,상기 제1저항과 상기 제2 저항은 가변 저항인 발진기
|
| 6 |
6
제5항에 있어서,상기 정전류의 크기는 상기 제1 저항 및 상기 제2 저항의 크기를 조절하여 스케일링 되고,상기 제1저항 및 상기 제2 저항의 비율에 기초하여, 상기 클럭 신호의 주파수가 온도에 의존하는 특성이 보상되는, 발진기
|
| 7 |
7
제5항에 있어서,상기 제1 저항 및 제2 저항의 크기와 비율은 상기 제1 저항 및 상기 제2 저항과 각각 병렬로 연결된 스위치를 통해 제어되는 발진기
|
| 8 |
8
제3항에 있어서,상기 정전류 생성부는상기 증폭기의 출력단과 상기 트랜지스터의 소스 사이에 연결되는 커패시터를더 포함하는 발진기
|
| 9 |
9
제3항에 있어서상기 정전류 생성부는상기 증폭기의 출력단과 상기 트랜지스터 드레인 사이에 연결되는 커패시터를더 포함하는 발진기
|
| 10 |
10
제1항에 있어서,상기 저항에 흐르는 상기 정전류를 미러링하는 미러링부를 더 포함하고,상기 바이어스 전류는 상기 미러링된 정전류에 기초하여 생성되는, 발진기
|
| 11 |
11
제1항에 있어서,상기 클럭 신호는 서로 배타적인 논리 값을 가지는 제1 신호 및 제2 신호를 포함하는 발진기
|
| 12 |
12
제1항에 있어서,상기 발진부는상기 커패시터; 및제2 기준전압과 상기 커패시터의 전압을 비교하는 비교기를 포함하는 발진기
|
| 13 |
13
제12항에 있어서,상기 저항에 흐르는 상기 정전류를 미러링하는 미러링부를 더 포함하고,상기 비교기는 상기 미러링부에 의해 미러링된 정전류에 기초하여 구동되는 발진기
|
| 14 |
14
제1항에 있어서,상기 발진부는상기 클럭 신호에 기초하여 상기 커패시터의 충방전 주기를 제어하는 스위치부를 더 포함하는 발진기
|
| 15 |
15
제2항에 있어서,상기 정전류 생성부는상기 피드백 루프에 포함된 증폭기를 구동하기 위한 초기 바이어스 전류를 제공하는 초기 바이어스 공급 회로를 더 포함하는 발진기
|
| 16 |
16
제 15항에 있어서,상기 초기 바이어스 공급 회로는상기 정전류를 1차적으로 미러링하는 제1 미러링 회로;상기 미러링된 정전류를 2차적으로 미러링하는 제2 미러링 회로; 및상기 피드백 루프가 정상상태에 도달하기 전까지 상기 제2 미러링 회로에 의하여 상기 초기 바이어스 전류가 생성되도록, 상기 제1 미러링 회로와 상기 제2 미러링 회로 사이의 전류 패스를 생성하는 제어 회로를 포함하는, 발진기
|
| 17 |
17
제16항에 있어서,상기 제어 회로는상기 피드백 루프가 정상상태에 도달하면, 상기 전류 패스를 차단하는,발진기
|
| 18 |
18
제1항에 있어서,상기 클럭 신호는 서로 배타적인 논리 값을 가지는 제1 신호 및 제2 신호를 포함하며,상기 발진부는상기 제2 신호에 기초하여 충전되는 제1 커패시터;상기 제1 신호에 기초하여 충전되는 제2 커패시터;상기 제1 커패시터의 전압과 제2 기준전압을 비교하는 제1 비교기; 및상기 제2 커패시터의 전압과 상기 제2 기준전압을 비교하는 제2 비교기를 포함하는 발진기
|
| 19 |
19
제18항에 있어서,상기 발진부는상기 제1 커패시터의 전압 및 상기 제2 커패시터 전압의 평균이 일정하도록 상기 제2 기준전압을 제어하는 피드백 회로를 더 포함하는 발진기
|
| 20 |
20
제19항에 있어서,상기 정전류 생성부에 제공되는 기준전압과 상기 피드백 회로에 제공되는 기준전압은 공통의 전원에서 가변저항을 통해 분배(dividing)되어 생성되는 발진기
|
| 21 |
21
제18항에 있어서,래치를 더 포함하고,상기 래치는상기 제1 비교기의 출력단에 연결되는 세트 입력단;상기 제2 비교기의 출력단에 연결되는 리셋 입력단;상기 제1 신호를 출력하는 양의 출력단; 및상기 제2 신호를 출력하는 음의 출력단을 포함하는 발진기
|
| 22 |
22
제21항에 있어서,상기 제1 비교기의 출력단과 상기 세트 입력단의 사이에 연결되는 제1 슈미트 트리거; 및상기 제2 비교기의 출력단과 상기 리셋 입력단의 사이에 연결되는 제2 슈미트 트리거를 더 포함하는 발진기
|
| 23 |
23
제19항에 있어서,상기 피드백 회로는상기 제1 커패시터의 전압 또는 상기 제2 커패시터의 전압 중 상기 클럭 신호에 따라 선택된 어느 하나의 전압을 피드백 저항을 통하여 제1 입력으로 입력 받고, 상기 제2 기준전압의 제어를 위한 정전압을 제2 입력으로 입력 받는 피드백 증폭기; 및상기 제1 입력과 상기 피드백 증폭기의 출력 사이에 연결된 피드백 커패시터를 포함하는 발진기
|
| 24 |
24
제23항에 있어서,상기 피드백 증폭기는상기 제1 커패시터의 전압 및 상기 제2 커패시터 전압의 평균이 상기 정전압과 실질적으로 동일해지도록 상기 제2 기준전압을 출력하는 발진기
|
| 25 |
25
제 23항에 있어서,상기 피드백 증폭기는초퍼 증폭기를 포함하는 발진기
|
| 26 |
26
제18항에 있어서, 상기 제1 비교기에 동작 전류를 공급하는 제1 공급부;상기 제2 비교기에 동작 전류를 공급하는 제2 공급부; 및상기 제1 비교기 또는 상기 제2 비교기 중 상기 클럭 신호에 기초하여 선택된 어느 하나의 비교기에 동작 전류를 추가적으로 공급하는 제3 공급부를 더 포함하는, 발진기
|
| 27 |
27
제26항에 있어서, 상기 제1 공급부는상기 제1 비교기를 구성하는 트랜지스터들의 문턱 전압이 유지되도록 상기 제1 비교기에 동작 전류를 공급하고,상기 제2 공급부는 상기 제2 비교기를 구성하는 트랜지스터들의 문턱 전압이 유지되도록 상기 제2 비교기에 동작 전류를 공급하는 발진기
|
| 28 |
28
제 26항에 있어서,상기 제1 공급부 및 상기 제2 공급부에서 공급하는 동작 전류의 크기는 상기 제3 공급부에서 공급하는 동작 전류의 크기보다 작은 발진기
|
