| 1 |
1
입력 신호에 응답하여 I(in-phase) 신호를 출력하는 제1 신호 생성기;상기 제1 신호 생성기에 연결되어 Q(quadrature-phase) 신호를 출력하는 제2 신호 생성기; 및상기 제1 신호 생성기와 상기 제2 신호 생성기 사이에 연결되어 상기 I 신호 및 상기 Q 신호의 이득 및 위상을 보정하는 보정기를 포함하고,상기 제1 신호 생성기 및 상기 제2 신호 생성기는 각각 능동 소자(active element)를 포함하고,상기 보정기는,일단이 상기 제1 신호 생성기의 출력단에 연결되고, 타단이 상기 제1 신호 생성기와 상기 제2 신호 생성기 사이에 연결되는쿼드러처 신호 생성기
|
| 2 |
2
제1항에 있어서,상기 입력 신호는 전압 신호인쿼드러처 신호 생성기
|
| 3 |
3
제1항에 있어서,상기 제1 신호 생성기는,게이트(gate)에서 상기 입력 신호를 입력 받고 드레인(drain)에서 상기 입력 신호를 증폭한 상기 I(in-phase) 신호를 출력하는 제1 트랜지스터를 포함하는 쿼드러처 신호 생성기
|
| 4 |
4
제3항에 있어서,상기 제2 신호 생성기는,게이트가 상기 제1 트랜지스터의 소스(source)에 연결되고 드레인(drain)에서 상기 Q(quadrature-phase) 신호를 출력하는 제2 트랜지스터를 포함하는 쿼드러처 신호 생성기
|
| 5 |
5
제4항에 있어서,상기 제1 트랜지스터의 이득(gain)과 상기 제2 트랜지스터의 이득은 동일한쿼드러처 신호 생성기
|
| 6 |
6
제4항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터는 N형 또는 P형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현되는쿼드러처 신호 생성기
|
| 7 |
7
제4항에 있어서,상기 제1 신호 생성기는,일단이 상기 제1 트랜지스터의 소스에 연결되고 타단이 접지에 연결된 제1 전류원 및 제1 캐패시터를 더 포함하고,상기 제2 신호 생성기는일단이 상기 제2 트랜지스터의 소스에 연결되고 타단이 접지에 연결된 제2 전류원 및 제2 캐패시터를 더 포함하는 쿼드러처 신호 생성기
|
| 8 |
8
제1항에 있어서,상기 제1 신호 생성기의 출력단에 연결되는 제1 부하; 및상기 제2 신호 생성기의 출력단에 연결되는 제2 부하를 더 포함하는 쿼드러처 신호 생성기
|
| 9 |
9
제8항에 있어서,상기 제1 부하 및 상기 제2 부하는,저항, 인덕터 및 캐패시터 중 적어도 하나를 포함하는쿼드러처 신호 생성기
|
| 10 |
10
삭제
|
| 11 |
11
제1항에 있어서,상기 보정기는,게이트가 상기 제1 신호 생성기의 출력단에 연결되고, 드레인이 상기 제1 신호 생성기와 상기 제2 신호 생성기 사이에 연결되는 P형 또는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현되는쿼드러처 신호 생성기
|
| 12 |
12
양성(positive) 입력 신호에 응답하여 양성 I(in-phase) 신호를 출력하는 제1 양성 신호 생성기;음성(negative) 입력 신호에 응답하여 음성 I 신호를 출력하는 제1 음성 신호 생성기;상기 제1 양성 신호 생성기에 연결되어 양성 Q(quadrature-phase) 신호를 출력하는 제2 양성 신호 생성기;상기 제1 음성 신호 생성기에 연결되어 음성 Q(quadrature-phase) 신호를 출력하는 제2 음성 신호 생성기;상기 제1 양성 신호 생성기와 상기 제2 양성 신호 생성기 사이에 연결되어 상기 양성 I 신호 및 상기 양성 Q 신호의 이득 및 위상을 보정하는 양성 신호 보정기; 및상기 제1 음성 신호 생성기와 상기 제2 음성 신호 생성기 사이에 연결되어 상기 음성 I 신호 및 상기 음성 Q 신호의 이득 및 위상을 보정하는 음성 신호 보정기를 포함하고,상기 제1 양성 신호 생성기, 제1 음성 신호 생성기, 제2 양성 신호 생성기 및 상기 제2 음성 신호 생성기는 각각 능동 소자(active element)를 포함하고,상기 양성 신호 보정기는,일단이 상기 제1 양성 신호 생성기의 출력단에 연결되고, 타단이 상기 제1 양성 신호 생성기와 상기 제2 양성 신호 생성기 사이에 연결되고,상기 음성 신호 보정기는,일단이 상기 제1 음성 신호 생성기의 출력단에 연결되고, 타단이 상기 제1 음성 신호 생성기와 상기 제2 음성 신호 생성기 사이에 연결되는차동 쿼드러처 신호 생성기
|
| 13 |
13
제12항에 있어서,상기 제1 양성 신호 생성기는,게이트(gate)에서 상기 양성 입력 신호를 입력 받고 드레인(drain)에서 상기 양성 입력 신호를 증폭한 상기 양성 I(in-phase) 신호를 출력하는 제1 양성 트랜지스터를 포함하고,상기 제1 음성 신호 생성기는,게이트(gate)에서 상기 음성 입력 신호를 입력 받고 드레인(drain)에서 상기 음성 입력 신호를 증폭한 상기 음성 I(in-phase) 신호를 출력하는 제1 음성 트랜지스터를 포함하는 차동 쿼드러처 신호 생성기
|
| 14 |
14
제13항에 있어서,상기 제2 양성 신호 생성기는,게이트가 상기 제1 양성 트랜지스터의 소스(source)와 연결되고 드레인(drain)에서 상기 양성 Q(quadrature-phase) 신호를 출력하는 제2 양성 트랜지스터를 포함하고,상기 제2 음성 신호 생성기는,게이트가 상기 제1 음성 트랜지스터의 소스(source)와 연결되고 드레인(drain)에서 상기 음성 Q(quadrature-phase) 신호를 출력하는 제2 음성 트랜지스터를 포함하는차동 쿼드러처 신호 생성기
|
| 15 |
15
삭제
|
| 16 |
16
제12항에 있어서,상기 양성 신호 보정기는,게이트가 상기 제1 양성 신호 생성기의 출력단에 연결되고, 드레인이 상기 제1 양성 신호 생성기와 상기 제2 양성 신호 생성기 사이에 연결되는 P형 또는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현되고,상기 음성 신호 보정기는,게이트가 상기 제1 음성 신호 생성기의 출력단에 연결되고, 드레인이 상기 제1 음성 신호 생성기와 상기 제2 음성 신호 생성기 사이에 연결되는 P형 또는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현되는차동 쿼드러처 신호 생성기
|
| 17 |
17
제14항에 있어서,상기 제2 양성 신호 생성기는,게이트가 상기 제2 양성 트랜지스터의 드레인에 연결되고, 드레인이 상기 제2 양성 트랜지스터의 소스에 연결된 제1 더미 트랜지스터를 더 포함하고,상기 제2 음성 신호 생성기는,게이트가 상기 제2 음성 트랜지스터의 드레인에 연결되고, 드레인이 상기 제2 음성 트랜지스터의 소스에 연결된 제2 더미 트랜지스터를 더 포함하는차동 쿼드러처 신호 생성기
|
| 18 |
18
제17항에 있어서,상기 제1 더미 트랜지스터 및 제2 더미 트랜지스터는 P형 또는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현되는차동 쿼드러처 신호 생성기
|
| 19 |
19
제14항에 있어서,상기 제1 양성 신호 생성기는,드레인이 상기 제1 양성 트랜지스터의 소스에 연결되고 소스가 접지에 연결된 N형 또는 P형 MOSFET을 더 포함하고,상기 제1 음성 신호 생성기는,드레인이 상기 제1 음성 트랜지스터의 소스에 연결되고 소스가 접지에 연결된 N형 또는 P형 MOSFET을 더 포함하고,상기 제2 양성 신호 생성기는,드레인이 상기 제2 양성 트랜지스터의 소스에 연결되고 소스가 접지에 연결된 N형 또는 P형 MOSFET을 더 포함하고,상기 제2 음성 신호 생성기는,드레인이 상기 제2 음성 트랜지스터의 소스에 연결되고 소스가 접지에 연결된 N형 또는 P형 MOSFET을 더 포함하는차동 쿼드러처 신호 생성기
|
| 20 |
20
제12항에 있어서,상기 제1 양성 신호 생성기와 상기 제1 음성 신호 생성기의 출력단 사이에 연결되는 제1 부하; 및상기 제2 양성 신호 생성기와 상기 제2 음성 신호 생성기의 출력단 사이에 연결되는 제2 부하를 더 포함하는 차동 쿼드러처 신호 생성기
|
