| 1 |
1
프로세서에서 동기화되어 동작하는 코어들로부터 테스트 신호들이 수신되는 시점들에 기초하여, 상기 테스트 신호들 각각이 유효한지 여부를 판별하도록 구성되는 유효 검사기; 및상기 테스트 신호들 중 상기 유효 검사기에 의해 유효한 것으로 판별되는 테스트 신호들에 대한 nMR(n-Modular Redundancy)에 기초하여, 상기 코어들에서 발생하는 고장들을 복구하기 위해 상기 코어들을 제어하도록 구성되는 컨트롤러를 포함하되,상기 유효 검사기 및 상기 컨트롤러는 상기 프로세서의 외부에 제공되는 인터페이스 회로
|
| 2 |
2
제 1 항에 있어서,상기 테스트 신호들이 수신되는 상기 시점들을 획득하도록 구성되는 타임 아웃 검사기를 더 포함하는 인터페이스 회로
|
| 3 |
3
제 1 항에 있어서,상기 컨트롤러는, 상기 코어들이 동기화되어 동작하도록 상기 코어들을 제어하도록 더 구성되는 인터페이스 회로
|
| 4 |
4
제 1 항에 있어서,상기 유효 검사기는, 상기 테스트 신호들 중 상기 코어들의 동기화된 동작들이 수행되는 하나의 싸이클 내에서 수신되는 테스트 신호들에 대해, 가장 이른 시점에 수신되는 테스트 신호 및, 상기 가장 이른 시점으로부터 기준 시간 길이 내에 수신되는 테스트 신호를 유효한 것으로 판별하도록 구성되는 인터페이스 회로
|
| 5 |
5
제 4 항에 있어서,상기 nMR은 상기 가장 이른 시점으로부터 상기 기준 시간 길이 내에 수신되는 하나 이상의 테스트 신호에 기초하여 수행되는 인터페이스 회로
|
| 6 |
6
제 1 항에 있어서,상기 코어들에서 고장이 발생 했는지 여부는 상기 테스트 신호들이 수신되는 상기 시점들 사이의 시간 길이들과 관련되는 인터페이스 회로
|
| 7 |
7
제 1 항에 있어서,상기 테스트 신호들 각각은 상기 코어들에 의해 처리가 완료된 트랜잭션 신호인 인터페이스 회로
|
| 8 |
8
제 1 신호를 생성하도록 구성되는 제 1 코어 및 상기 제 1 코어와 동기화되어 동작함에 따라 제 2 신호를 생성하도록 구성되는 제 2 코어를 포함하는 프로세서; 및상기 제 1 코어로부터 상기 프로세서의 외부로 출력되는 상기 제 1 신호가 수신되는 시점과 상기 제 2 코어로부터 상기 프로세서의 외부로 출력되는 상기 제 2 신호가 수신되는 시점 사이의 시간 길이가 기준 시간 길이 이하인 경우, 상기 제 1 신호 및 상기 제 2 신호에 대한 nMR에 기초하여 상기 제 1 코어 및 상기 제 2 코어 중 적어도 하나를 제어하도록 구성되는 인터페이스 회로를 포함하는 고장 감내 시스템
|
| 9 |
9
제 8 항에 있어서,상기 인터페이스 회로는 상기 제 1 신호의 데이터와 상기 제 2 신호의 데이터를 비교함으로써 상기 nMR을 수행하도록 더 구성되는 고장 감내 시스템
|
| 10 |
10
제 8 항에 있어서,상기 제 1 코어 및 상기 제 2 코어는, 상기 제 1 신호 및 상기 제 2 신호를 생성한 후, 서로 동기화되어 각각 상기 프로세서의 외부로 출력될 제 3 신호 및 제 4 신호를 더 생성하고,상기 인터페이스 회로는, 제 1 시간 구간에서 제 1 채널들을 통해 상기 프로세서로부터 상기 제 1 신호 및 상기 제 2 신호를 수신하고, 상기 제 1 시간 구간 이후의 제 2 시간 구간 동안 제 2 채널들을 통해 상기 프로세서로부터 상기 제 3 신호 및 상기 제 4 신호를 수신하도록 더 구성되는 고장 감내 시스템
|
| 11 |
11
제 8 항에 있어서,상기 프로세서는, 상기 인터페이스 회로를 통해 전송되는 상기 제 1 신호 및 상기 제 2 신호를 통해 다른 인터페이스 회로와 통신하도록 구성되는 고장 감내 시스템
|
| 12 |
12
제 8 항에 있어서,상기 제 1 신호 및 상기 제 2 신호는 상기 제 1 코어 및 상기 제 2 코어에 의해 처리가 완료된 데이터를 각각 나타내는 고장 감내 시스템
|
| 13 |
13
제 8 항에 있어서,상기 인터페이스 회로는 상기 제 1 신호 및 상기 제 2 신호에 대한 상기 nMR에 기초하여, 상기 제 1 코어 및 상기 제 2 코어 중 고장이 발생한 것으로 판별되는 코어에 대한 복구 동작을 결정하도록 더 구성되는 고장 감내 시스템
|
| 14 |
14
제 13 항에 있어서,상기 복구 동작은 상기 nMR의 결과, 및 상기 제 1 신호와 상기 제 2 신호가 유효한지 여부와 관련하여 결정되는 고장 감내 시스템
|
| 15 |
15
제 13 항에 있어서,상기 인터페이스 회로는, 상기 결정되는 복구 동작에 따라 상기 고장이 발생한 것으로 판별되는 상기 코어를 제어하도록 더 구성되되,상기 발생한 고장이 상기 결정되는 복구 동작에 의해 복구되는 고장 감내 시스템
|
| 16 |
16
제 13 항에 있어서,상기 결정되는 복구 동작은 상기 고장이 발생한 것으로 판별되는 상기 코어를 리셋 하거나 파워 다운하는 동작을 포함하는 고장 감내 시스템
|
| 17 |
17
제 8 항에 있어서,상기 인터페이스 회로는, 상기 제 1 신호가 수신되는 상기 시점과 상기 제 2 신호가 수신되는 상기 시점 사이의 상기 시간 길이가 상기 기준 시간 길이보다 긴 경우, 상기 제 2 신호가 유효하지 않다고 판별하도록 더 구성되는 고장 감내 시스템
|
| 18 |
18
제 8 항에 있어서,상기 인터페이스 회로는, 상기 제 1 신호가 수신되는 상기 시점과 상기 제 2 신호가 수신되는 상기 시점 사이의 상기 시간 길이가 상기 기준 시간 길이보다 긴 경우, 상기 제 2 코어를 리셋하거나 파워 다운하도록 더 구성되는 고장 감내 시스템
|
