1 |
1
기판;상기 기판 상에 위치한 게이트 전극;상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 위치한 게이트 절연막;상기 게이트 절연막 상의 전면에 위치하는 반도체층; 및상기 반도체층 상에 서로 이격되어 위치하는 소스/드레인 전극을 포함하고,상기 반도체층은 금속 원소 및 할로겐 원소를 포함하고, 불순물이 도핑된 3성분계 이상의 다성분계 할라이드를 포함하고,상기 금속 원소는 구리(Cu) 또는 은(Ag)을 포함하고, 상기 할로겐 원소는 요오드(I), 브롬(Br) 및 염소(Cl) 중 적어도 하나를 포함하고,상기 불순물은 납(Pb), 비스무트(Bi), 은(Ag), 아연(Zn), 카드뮴(Cd), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 포함하는 박막 트랜지스터
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
제1항에 있어서,상기 불순물은 상기 반도체층에 대하여 0
|
6 |
6
기판을 제공하는 단계;상기 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 반도체층을 형성하는 단계; 및상기 반도체층 상에 서로 이격되도록 소스전극 및 드레인 전극을 형성하는 단계; 포함하고,상기 반도체층을 형성하는 단계에서상기 반도체층은 금속 원소 및 할로겐 원소를 포함하고, 불순물이 도핑된 3성분계 이상의 다성분계 할라이드를 포함하고,상기 다성분계 할라이드는 Cu(or Ag)-M-X로 구성되고,상기 M은 납(Pb), 비스무트(Bi), 은(Ag), 아연(Zn), 카드뮴(Cd), 갈륨(Ga) 및 인듐(In)중 적어도 하나를 포함하고, 상기 X는 요오드(I), 브롬(Br) 및 염소(Cl) 중 적어도 하나를 포함하는 박막 트랜지스터 제조 방법
|
7 |
7
제6항에 있어서,상기 반도체층을 형성하는 단계에서상기 반도체층은 스핀코팅, 바코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating, 화학 증착(CVD), 원자층 증착(ADL), 스퍼터링, 열 증착(Thermal Evaporation) 및 그라비어(Gravure) 방법 중 어느 하나의 방법으로 형성되는 박막 트랜지스터 제조 방법
|
8 |
8
삭제
|
9 |
9
제1항 및 제5항 중 어느 한 항에 따른 박막 트랜지스터 및 산화물 반도체층을 포함하는 다이오드
|
10 |
10
제9항에 있어서,상기 산화물 반도체층은 상기 박막 트랜지스터의 게이트 절연막과 상기 반도체층 사이에 배치되고,상기 박막 트랜지스터의 반도체층은 P형 반도체층이고,상기 산화물 반도체층은 N형 반도체층인 다이오드
|
11 |
11
제10항에 있어서,상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 중 어느 하나로구성되고,상기 박막 트랜지스터는 상기 다성분계 할라이드로 구성되는 다이오드
|