| 1 |
1
제1 금속을 포함하고 오목부 및 볼록부를 갖는 하부 전극 기판을 포함하는 제1 전극; 상기 하부 전극 기판을 콘포말하게(conformally) 덮고, 상기 제1 금속이 산화된 금속 산화물을 포함하는 가변 저항층; 상기 하부 전극 기판의 볼록부와 상기 가변 저항층이 중첩되는 상기 가변 저항층의 일 영역 상에 배치되고, 상기 제1 금속과 다른 제2 금속을 포함하는 상부 전극 패턴을 포함하는 제2 전극을 포함하되, 상기 제1 전극 및 상기 제2 전극 사이에 흐르는 전류의 방향에 따라서, 상기 가변 저항층의 저항 변화가 제어되는 것을 포함하는 멤리스터 소자
|
| 2 |
2
베이스 기판;제1 금속을 포함하며, 서로 마주보며 이격되도록 상기 베이스 기판 상에 배치되고, 제1 금속을 포함하며, 상기 베이스 기판의 상부면과 수직인 방향으로 연장되는 복수의 제1 전극; 상기 복수의 제1 전극 사이에 배치되고, 상기 베이스 기판의 상부면과 수직인 방향으로 연장되며, 상기 제1 금속과 다른 제2 금속을 포함하는 제2 전극; 및상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 상기 베이스 기판의 상부면과 수직인 방향으로 연장되며, 상기 제1 금속이 산화된 금속 산화물을 포함하는 가변 저항층을 포함하되, 상기 제1 전극 및 상기 제2 전극 사이에 흐르는 전류의 방향에 따라서, 상기 가변 저항층의 저항 변화가 제어되는 것을 포함하는 멤리스터 소자
|
| 3 |
3
제1 항 또는 제2 항에 있어서,상기 제1 전극에서 상기 제2 전극 방향으로 전류가 흐르는 경우, 상기 가변 저항층은 저항이 감소하고,상기 제1 전극에서 상기 제2 전극 방향으로 전류가 흐르는 경우, 상기 가변 저항층은 저항이 증가하는 것을 포함하는 멤리스터 소자
|
| 4 |
4
제1 항 또는 제2 항에 있어서,상기 제1 전극 및 상기 제2 전극 사이에 흐르는 전류의 크기에 따라서, 상기 가변 저항층의 저항 변화가 제어되는 것을 포함하는 멤리스터 소자
|
| 5 |
5
제1 항 또는 제2 항에 있어서,상기 제1 전극 및 상기 가변 저항층 사이의 접합력은, 상기 제2 전극 및 상기 가변 저항층 사이의 접합력보다 강한 것을 포함하는 멤리스터 소자
|
| 6 |
6
제1 항 또는 제2 항에 있어서,상기 제1 금속은 텅스텐을 포함하고, 상기 금속 산화물은 텅스텐 산화물을 포함하는 멤리스터 소자
|
| 7 |
7
제1 항 또는 제2 항에 있어서,상기 제2 금속은 Au, Ag, Al, 및 Pt 중 어느 하나를 포함하는 멤리스터 소자
|
| 8 |
8
제1 항 또는 제2 항에 있어서,상기 제1 전극, 및 상기 가변 저항층은 일체의 구성(one body)인 것을 포함하는 멤리스터 소자
|
| 9 |
9
제1 항 또는 제2 항에 있어서,멀티 비트(multi-bit)를 구현하는 멤리스터 소자
|
| 10 |
10
제1 금속을 포함하는 하부 전극 기판을 준비하는 단계; 상기 하부 전극 기판 상에 제1 식각 마스크층을 형성하는 단계; 상기 제1 식각 마스크층을 패터닝하여, 상기 하부 전극 기판 상에 제1 식각 마스크 패턴을 형성하는 단계; 상기 제1 식각 마스크 패턴을 통해 상기 하부 전극 기판을 식각하여, 상기 하부 전극에 오목부 및 볼록부를 형성하는 단계; 오목부 및 볼록부가 형성된 상기 하부 전극 기판을 열처리하여, 상기 하부 전극 기판을 콘포말하게(conformally) 덮고, 상기 제1 금속이 산화된 금속 산화물을 포함하는 가변 저항층을 형성하는 단계; 상기 가변 저항층 상에 상기 제1 금속과 다른 제2 금속을 포함하는 상부 전극층을 형성하는 단계; 상기 상부 전극층 상에 제2 식각 마스크층을 형성하는 단계; 상기 제2 식각 마스크층을 패터닝하여, 상기 상부 전극층 상에 제2 식각 마스크 패턴을 형성하는 단계; 및상기 제2 식각 마스크 패턴을 통해 상기 상부 전극층을 식각하여, 상기 하부 전극 기판의 볼록부와 상기 가변 저항층이 중첩되는 상기 가변 저항층의 일 영역 상에, 상부 전극 패턴을 형성하는 단계를 포함하는 멤리스터 소자의 제조 방법
|
| 11 |
11
제10 항에 있어서, 상기 제1 식각 마스크층 및 상기 제2 식각 마스크층은 동일한 물질을 포함하는 멤리스터 소자의 제조 방법
|
| 12 |
12
제10 항에 있어서,상기 가변 저항층을 형성하는 단계는,상기 하부 전극 기판이 산소 분위기에서 열처리 되는 것을 포함하는 멤리스터 소자의 제조 방법
|
| 13 |
13
제10 항에 있어서,상기 하부 전극 기판을 준비하는 단계는,베이스 기판을 준비하는 단계; 및상기 베이스 기판 상에 상기 제1 금속을 포함하는 소스 물질을 제공하여, 상기 하부 전극 기판을 형성하는 단계를 포함하는 멤리스터 소자의 제조 방법
|
| 14 |
14
제13 항에 있어서,상기 하부 전극 기판을 형성하는 단계는, 상기 베이스 기판 상에 상기 소스 물질을, 스퍼터링(sputtering), evaporation, 및 CVD 중 어느 하나의 방법으로 제공하는 것을 포함하는 멤리스터 소자의 제조 방법
|
| 15 |
15
베이스 기판의 상부면과 수직 방향으로 연장되는 베이스 패턴을 포함하는 베이스 기판을 준비하는 단계; 제1 금속을 포함하는 제1 소스 물질을, 상기 베이스 패턴을 포함하는 상기 베이스 기판 상에 제공하여, 상기 베이스 패턴 및 상기 베이스 기판을 덮는 제1 전극막을 형성하는 단계; 상기 제1 전극막을 이방성 식각하여, 상기 베이스 패턴의 양 측벽에 배치되고, 상기 베이스 기판의 상부면과 수직 방향으로 연장되는 제1 전극을 형성하는 단계; 상기 제1 전극을 열처리하여, 상기 제1 금속이 산화된 금속 산화물을 포함하는 가변 저항층을 형성하는 단계; 상기 제1 전극 및 상기 가변 저항층이 형성된 상기 베이스 기판 상에, 상기 제1 금속과 다른 제2 금속을 포함하는 제2 소스 물질을 제공하여, 상기 제1 전극, 상기 가변 저항층, 상기 베이스 패턴, 및 상기 베이스 기판을 덮는 제2 전극막을 형성하는 단계; 상기 제2 전극막, 상기 베이스 패턴, 상기 제1 전극, 및 상기 가변 저항층의 높이가 동일하도록 상기 제2 전극막을 연마(polishing)하여, 상기 베이스 기판의 상부면과 수직인 방향으로 연장되는 제2 전극을 형성하는 단계; 및 상기 베이스 패턴을 제거하는 단계를 포함하는 멤리스터 소자의 제조 방법
|
