| 1 |
1
온 펄스와 오프 펄스 신호를 출력하는 펄스 신호 생성 장치로서, 온 펄스와 오프 펄스 간의 간격을 조절하는 펄스 폭 제어 신호를 출력하는 펄스 폭 제어부;온 펄스와 오프 펄스의 주기를 제어하는 펄스 주기 제어 신호를 출력하는 주파수 제어부; 및상기 펄스 폭 제어 신호와 상기 펄스 주기 제어 신호에 따라서 생성된 제 1 신호 및 제 2 신호를 각각 신호 증폭부의 하이 레벨 입력단과 로우 레벨 입력단으로 출력하는 펄스 신호 생성부; 및상기 제 1 신호와 상기 제 2 신호 간의 차이 신호를 입력 신호로서 받아들이고 증폭하여, 온 펄스의 폭이 오프 펄스의 폭보다 짧은 온 펄스 및 오프 펄스 신호를 출력하는 신호 증폭부를 포함하는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 2 |
2
제 1 항에 있어서, 상기 제 2 신호는 상기 제 1 신호보다 딜레이가 있고 펄스 폭이 더 길며,상기 신호 증폭부는 상기 제 1 신호에서 상기 제 2 신호를 감산하여, 온 펄스의 폭이 오프 펄스의 폭보다 짧은 온 펄스 및 오프 펄스 신호를 입력 신호로서 받아들이는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 3 |
3
제 2 항에 있어서, 상기 펄스 신호 생성부는제 1 노드(N1)와 Vcc 사이에 연결된 제 1 스위칭 소자(U1);제 1 노드와 접지 사이에 연결된 제 2 스위칭 소자(U2);Vcc와 상기 제 1 스위칭 소자의 소오스 사이에 연결된 제 5 저항;상기 제 1 노드와 접지 사이에 연결된 제 2 커패시터(C2);입력단이 상기 제 1 노드와, 출력단이 제 4 노드와 각각 연결된 제 1 전류 드라이버(U3);제 2 노드와 상기 제 4 노드 사이에 연결된 제 3 저항;상기 제 2 노드와 제 3 노드 사이에 연결된 제 2 저항 및 다이오드;상기 제 3 노드와 접지 사이에 연결된 제 3 커패시터(C3);입력단이 상기 제 3 노드와 연결된 제 2 전류 드라이버(U4); 및 상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 1 저항;을 포함하는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 4 |
4
제 3 항에 있어서, 상기 펄스 신호 생성부는상기 제 1 전류 드라이버는 상기 제 1 신호를 신호 증폭부의 하이 레벨 입력단으로 출력하고, 상기 제 2 전류 드라이버는 상기 제 2 신호를 상기 신호 증폭부의 로우 레벨 입력단으로 출력하는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 5 |
5
제 4 항에 있어서, 상기 제 2 스위칭 소자는 상기 펄스 주기 제어 신호에 따라서 온/오프되어 상기 온 펄스 및 오프 펄스 신호의 생성 주기가 조절되는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 6 |
6
제 5 항에 있어서, 상기 제 1 스위칭 소자는 p-채널 FET로 구현되고, 상기 제 1 스위칭 소자의 드레인은 상기 제 1 노드에 연결되고, 소오스는 Vcc에 연결되며, 상기 펄스 폭 제어 신호는 상기 제 1 스위칭 소자의 게이트로 입력되되, 상기 펄스 폭 제어 신호는 상기 제 1 스위칭 소자의 턴 온 전압보다 낮은 전압으로 입력되어, 상기 제 1 스위칭 소자가 선형 영역에서 저항으로서 동작하도록 하는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 7 |
7
제 6 항에 있어서, 상기 펄스 폭 제어 신호가 상기 제 1 스위칭 소자의 게이트에 입력되면, 상기 제 2 커패시터가 충전되고, 상기 제 2 커패시터에 충전된 전압이 상기 제 1 전류 드라이버의 임계 전압을 초과하면, 상기 제 1 전류 드라이버가 구형파 전압 신호인 상기 제 1 신호를 출력하며,상기 제 1 전류 드라이버에서 출력된 구형파 전압 신호에 의해서 상기 제 3 커패시터가 충전되고, 상기 제 3 커패시터에 충전된 전압이 상기 제 2 전류 드라이버의 임계 전압을 초과하면, 상기 제 2 전류 드라이버가 구형파 전압 신호인 상기 제 2 신호를 출력하는 것을 특징으로 하는 펄스 신호 생성 장치
|
| 8 |
8
제 1 항 내지 제 7 항 중 어느 한 항의 펄스 신호 생성 장치를 포함하는 펄스 전원 장치
|
