맞춤기술찾기

이전대상기술

개선된 접합부를 이용한 칩 접합방법 및 이에 의한 패키지

  • 기술번호 : KST2020004273
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 칩 접합방법은 제1칩의 일면에 홈이 형성되는 단계, 상기 홈에 대응되도록 제2칩의 일면에 필라가 구비되는 단계, 솔더범프를 이용하여 상기 필라를 상기 홈에 접합하는 단계 및 상기 솔더범프를 가열하는 단계를 포함할 수 있다.
Int. CL H01L 23/00 (2006.01.01) H01L 23/498 (2006.01.01) H01L 25/065 (2006.01.01)
CPC H01L 24/11(2013.01) H01L 24/11(2013.01) H01L 24/11(2013.01) H01L 24/11(2013.01) H01L 24/11(2013.01)
출원번호/일자 1020180123509 (2018.10.17)
출원인 한국생산기술연구원
등록번호/일자
공개번호/일자 10-2020-0043557 (2020.04.28) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.10.17)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국생산기술연구원 대한민국 충청남도 천안시 서북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 고용호 인천광역시 연수구
2 윤정원 경기도 수원시 영통구
3 방정환 인천광역시 연수구
4 이창우 서울특별시 강남구
5 김준기 경기 군포시
6 유세훈 인천광역시 연수구
7 유동열 인천 연수구
8 정규원 서울특별시 송파구
9 박대영 전라남도 여수시
10 백승주 충청북도 청주시 청원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 고영갑 대한민국 경기도 성남시 분당구 정자일로 ***, 파크뷰 타워 ***호 (정자동)(가람특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.10.17 수리 (Accepted) 1-1-2018-1020695-17
2 선행기술조사의뢰서
Request for Prior Art Search
2018.12.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2019.02.14 수리 (Accepted) 9-1-2019-0007702-64
4 의견제출통지서
Notification of reason for refusal
2020.01.09 발송처리완료 (Completion of Transmission) 9-5-2020-0024221-65
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2020.03.09 수리 (Accepted) 1-1-2020-0246897-02
6 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2020.04.09 수리 (Accepted) 1-1-2020-0370997-90
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.04.09 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0371030-44
8 거절결정서
Decision to Refuse a Patent
2020.10.26 발송처리완료 (Completion of Transmission) 9-5-2020-0736836-89
9 [법정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서
2020.11.26 수리 (Accepted) 1-1-2020-1273363-90
10 법정기간연장승인서
2020.11.30 발송처리완료 (Completion of Transmission) 1-5-2020-0179477-72
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1칩의 일면에 홈이 형성되는 단계;상기 홈에 대응되도록 제2칩의 일면에 필라(pillar)가 구비되는 단계;솔더범프를 이용하여 상기 필라를 상기 홈에 접합하는 단계; 및상기 솔더범프를 가열하는 단계;를 포함하는 칩 접합방법
2 2
제 1항에 있어서,상기 솔더범프를 이용하여 상기 필라를 상기 홈에 접합하는 단계는,상기 필라의 적어도 일부에 상기 솔더범프가 구비되는 단계; 및상기 솔더범프가 상기 제1칩과 상기 제2칩 사이에 분산되도록 상기 제1칩 및 상기 제2칩 중 적어도 어느 하나를 가압하는 단계;를 포함하는 칩 접합방법
3 3
제 2항에 있어서,상기 필라의 적어도 일부에 상기 솔더범프가 구비되는 단계는,상기 솔더범프가 상기 제1칩과 상기 제2칩이 결합 시 상기 필라와 상기 홈 사이에 상기 솔더범프로 채워지는 양으로 상기 필라에 구비되는 것을 특징으로 하는 칩 접합방법
4 4
제 1항에 있어서,상기 솔더범프를 이용하여 상기 필라를 상기 홈에 접합하는 단계는,상기 홈의 일부에 상기 솔더범프가 구비되는 단계; 및상기 솔더범프가 상기 제1칩과 상기 제2칩 사이에 분산되도록 상기 제1칩 및 상기 제2칩 중 적어도 어느 하나를 가압하는 단계;를 포함하는 칩 접합방법
5 5
제 4항에 있어서,상기 홈의 일부에 상기 솔더범프가 구비되는 단계는,상기 솔더범프가 상기 제1칩과 상기 제2칩이 결합 시 상기 필라와 상기 홈 사이에 상기 솔더범프로 채워지는 양으로 상기 홈에 구비되는 것을 특징으로 하는 칩 접합방법
6 6
제 1항에 있어서,상기 제1칩의 일면에 홈이 형성되는 단계는,상기 홈의 적어도 일부에 금속성 물질이 증착되는 단계;를 포함하는 칩 접합방법
7 7
제 1항에 있어서,상기 필라는, Cu인 것을 특징으로 하는 칩 접합방법
8 8
제 6항에 있어서,상기 금속성 물질은, Cu인 것을 특징으로 하는 칩 접합방법
9 9
제1칩의 일면에 홈이 형성되는 단계;상기 홈에 대응되도록 제2칩의 일면에 필라(pillar)가 구비되는 단계; 및접착제(ACA)를 이용하여 상기 필라를 상기 홈에 접합하는 단계;를 포함하는 칩 접합방법
10 10
제 9항에 있어서,상기 접착제를 이용하여 상기 필라를 상기 홈에 접합하는 단계는,상기 필라를 감싸도록 상기 접착제가 구비되는 단계; 및상기 접착제가 상기 제1칩과 상기 제2칩 사이에 분산되도록 상기 제1칩 및 상기 제2칩 중 적어도 어느 하나를 가압하는 단계;를 포함하는 칩 접합방법
11 11
제 9항에 있어서,상기 접착제를 이용하여 상기 필라를 상기 홈에 접합하는 단계는,상기 제2칩의 일면 및 상기 홈의 외측에 상기 접착제가 구비되는 단계; 및상기 접착제가 상기 제1칩과 상기 제2칩 사이에 분산되도록 상기 제1칩 및 상기 제2칩 중 적어도 어느 하나를 가압하는 단계;를 포함하는 칩 접합방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 전자부품연구원 반도체 이종/다수 반도체소자 적층 통합 패키지 및 모듈 원천기술 개발