| 1 |
1
각각이 패턴 인식 연산을 수행하는 행과 열로 배열되는 복수의 나노 코어들;상기 복수의 나노 코어들에 행 단위로 명령어들을 제공하는 명령어 메모리;상기 복수의 나노 코어들에 행 단위로 입력 피처들을 제공하는 피처 메모리;상기 복수의 나노 코어들에 열 단위로 커널 계수를 제공하는 커널 메모리; 그리고상기 복수의 나노 코어들 각각의 상기 패턴 인식 연산의 결과를 수신하고, 상기 수신된 결과를 참조하여 오류 여부의 검출 및 미리 정의된 레벨 이하의 오류는 허용하는 오류 허용 기능을 제공하는 디퍼런스 체커를 포함하는 영상 인식 프로세서
|
| 2 |
2
제 1 항에 있어서,상기 복수의 나노 코어들은:상기 명령어 메모리로부터 제공되는 제 1 명령어에 응답하여 상기 피처 메모리로부터 제공되는 제 1 입력 피처를 상기 커널 메모리로부터 제공되는 제 1 커널 계수를 사용하여 처리하는 제 1 나노 코어; 그리고 제 1 나노 코어와 동일한 행에 위치하며, 상기 제 1 나노 코어가 전달하는 상기 제 1 명령어, 상기 제 1 입력 피처를 상기 커널 메모리에서 제공하는 제 2 커널 계수를 사용하여 처리하는 제 2 나노 코어를 포함하는 영상 인식 프로세서
|
| 3 |
3
제 2 항에 있어서,상기 복수의 나노 코어들은:상기 제 2 나노 코어가 전달하는 상기 제 1 명령어, 상기 제 1 입력 피처를 상기 커널 메모리에서 제공하는 제 3 커널 계수를 사용하여 처리하는 제 3 나노 코어를 포함하되,상기 제 3 나노 코어는 연산 결과를 상기 제 2 나노 코어로 전달하는 영상 인식 프로세서
|
| 4 |
4
제 3 항에 있어서,상기 제 2 나노 코어는 연산 결과를 상기 제 1 나노 코어로 전달하고, 상기 제 1 나노 코어는 상기 제 1 내지 제 3 나노 코어들 각각의 연산 결과를 상기 피처 메모리 또는 상기 디퍼런스 체커로 전달하는 영상 인식 프로세서
|
| 5 |
5
제 2 항에 있어서,상기 복수의 나노 코어들은:상기 제 1 나노 코어와 동일한 열 그리고 다른 행에 위치하며, 상기 제 1 나노 코어가 전달하는 제 1 커널 계수, 상기 명령어 메모리가 제공하는 제 2 명령어, 그리고 상기 피처 메모리가 제공하는 제 2 입력 피처를 사용하여 처리하는 제 4 나노 코어; 그리고제 4 나노 코어와 동일한 행에 위치하며, 상기 제 4 나노 코어가 전달하는 상기 제 2 명령어, 상기 제 2 입력 피처를 상기 제 2 나노 코어가 전달하는 제 2 커널 계수를 사용하여 처리하는 제 5 나노 코어를 포함하는 영상 인식 프로세서
|
| 6 |
6
제 1 항에 있어서,상기 디퍼런스 체커는, 상기 복수의 나노 코어들 중에서 제 1 그룹의 나노 코어들로부터 제공되는 제 1 연산 결과와, 상기 복수의 나노 코어들 중에서 제 2 그룹의 나노 코어들로부터 제공되는 제 2 연산 결과를 비교하는 영상 인식 프로세서
|
| 7 |
7
제 6 항에 있어서,상기 제 1 그룹 및 상기 제 2 그룹 각각은 동일한 영상 데이터를 처리하는 영상 인식 프로세서
|
| 8 |
8
제 7 항에 있어서,상기 디퍼런스 체커는 상기 제 1 연산 결과와 상기 제 2 연산 결과를 비교하여 인식 오류의 여부를 판단하는 영상 인식 프로세서
|
| 9 |
9
제 8 항에 있어서,상기 디퍼런스 체커는 상기 제 1 연산 결과와 상기 제 2 연산 결과의 차이값이 미리 설정된 마진(Margin) 이하인 경우에 정상적인 영상 인식을 수행한 것으로 판단하는 영상 인식 프로세서
|
| 10 |
10
제 6 항에 있어서,상기 제 1 그룹 및 상기 제 2 그룹 각각은 연속된 프레임 데이터를 처리하는 영상 인식 프로세서
|
| 11 |
11
제 6 항에 있어서,상기 디퍼런스 체커는:상기 복수의 나노 코어들 각각의 연산 결과를 나노 코어들로부터 제공되는 연산 결과들을 정렬하기 위한 복수의 지연 설정기들; 그리고상기 정렬된 연산 결과들을 설정된 마진에 따라 비교하는 복수의 마진 가변 비교기들을 포함하는 영상 인식 프로세서
|
| 12 |
12
제 11 항에 있어서,상기 복수의 마진 가변 비교기들 각각의 마진들은 오류 허용 레벨에 따라 조정 가능한 것을 특징으로 하는 영상 인식 프로세서
|
| 13 |
13
제 1 항에 있어서,상기 복수의 나노 코어들의 행들 각각에 상기 명령어 메모리로부터 출력되는 명령어가 특정 시간의 지연값에 따라 순차적으로 전달하는 지연 체인을 더 포함하는 영상 인식 프로세서
|
