| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
(a) 하부 기판층 위에 버퍼층을 형성하는 단계;(b) 상기 버퍼층 위에 제1 농도로 도핑된 GaN 층을 형성하는 단계; (C) 상기 제1 농도로 도핑된 GaN 층 위에 상기 제1 농도보다 낮은 제2 농도로 도핑된 GaN 층을 형성하는 단계;(d) 상기 제2 농도로 도핑된 GaN 층 위에 미리 설정된 패턴으로 복수의 식각용 마스크를 형성하는 단계;(e) 상기 제1 농도로 도핑된 GaN 층 및 상기 제2 농도로 도핑된 GaN 층에 대해 에칭을 수행하는 단계;(f) 상기 식각용 마스크를 제거하는 단계; 및(g) 나노포러스가 형성된 제2 농도로 도핑된 GaN 층 위에 소자 구조를 형성하는 단계;를 포함하는 반도체 기판 제조 방법
|
| 6 |
6
삭제
|
| 7 |
7
청구항 5에 있어서,상기 제1 농도는 n+-GaN 5x1018cm-3 ~ 3x1019cm-3이고, 상기 제2 농도는 n-GaN 1x1018cm-3 ~ 1x1019cm-3인 반도체 기판 제조 방법
|
| 8 |
8
청구항 5에 있어서,상기 (b) 단계는, 제1 농도로 도핑된 GaN 층은 0
|
| 9 |
9
청구항 5에 있어서,상기 (d) 단계의 개별 식각용 마스크의 지름은 1μm ~ 10μm인 반도체 기판 제조 방법
|
| 10 |
10
청구항 5에 있어서,상기 식각용 마스크는 SiO2 또는 SiNX이고,상기 (f) 단계는, HF 또는 BOE 용액을 통해 상기 식각용 마스크를 제거하는 단계인 반도체 기판 제조 방법
|
| 11 |
11
청구항 5에 있어서,상기 (e) 단계는, 상기 제2 농도로 도핑된 GaN 층은 나노포러스 형태를 가지도록 에칭을 수행한 후, 상기 제1 농도로 도핑된 GaN 층은 미세기둥이 존재하도록 전해에칭을 수행하는 단계인 반도체 기판 제조 방법
|
| 12 |
12
청구항 5에 있어서,상기 (e) 단계는, 상기 제2 농도로 도핑된 GaN 층은 나노포러스 에칭, 상기 제1 농도로 도핑된 GaN 층은 완전 에칭이 일어나는 전압으로 전해에칭을 수행하는 단계인 반도체 기판 제조 방법
|
| 13 |
13
청구항 11 또는 청구항 12에 있어서,상기 (e) 단계는, 상기 제1 농도로 도핑된 GaN 층에 지름은 50nm ~ 1μm의 미세기둥이 형성되도록 전해에칭을 수행하는 단계인 반도체 기판 제조 방법
|
| 14 |
14
청구항 5에 있어서,상기 (e) 단계는,상기 제1 농도로 도핑된 GaN 층 및 상기 제2 농도로 도핑된 GaN 층 모두 나노포러스 에칭이 일어나는 전압으로 전해에칭을 수행하는 단계인 반도체 기판 제조 방법
|
