| 1 |
1
RF 신호의 포락선 신호(envelope)를 수신하여 제1 이득값에 따라 증폭하는 제1 증폭기 및 제2 이득값에 따라 증폭하는 제2 증폭기; 및상기 제1 증폭기로부터 제1 게이트 전압을 공급받는 N형 반도체(N-MOS) 및 상기 제2 증폭기로부터 제2 게이트 전압을 공급받는 P형 반도체(P-MOS)를 포함하고, 상기 포락선 신호에 기초하여 획득된 변조 신호를 상기 RF 신호를 증폭하는 전력 증폭기에 공급하는 푸쉬-풀 스테이지(push-pull stage)를 포함하고,상기 제1 게이트 전압이 상기 제2 게이트 전압보다 크도록 상기 제1 이득값은 상기 제2 이득값보다 크고, 상기 제1 게이트 전압 및 상기 제2 게이트 전압은, 수식 1에 의해 결정되며, [수식 1] 여기서 상기 제1 게이트 전압은 V1stgate, 상기 제2 게이트 전압은 V2nd gate, 상기 N형 반도체의 스레스홀드 값은 Vth,n, 상기 P형 반도체의 스레스홀드 값은 Vth,p인,변조 장치
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1 항에 있어서,상기 제1 증폭기 및 상기 제2 증폭기는 비반전 증폭기인,변조 장치
|
| 7 |
7
RF 신호의 포락선 신호를 검출하는 포락선 검파기;상기 포락선 신호를 제1 이득값에 따라 증폭하여 제1 게이트 전압을 출력하는 제1 증폭기, 상기 포락선 신호를 제2 이득값에 따라 증폭하여 제2 게이트 전압을 출력하는 제2 증폭기 및 상기 제1 게이트 전압이 인가되는 N형 반도체(N-MOS) 및 상기 제2 게이트 전압이 인가되는 P형 반도체(P-MOS)를 포함하고, 상기 포락선 신호에 기초하여 획득된 변조 신호를 출력하는 푸쉬-풀 스테이지(push-pull stage)를 포함하고,상기 제1 게이트 전압이 상기 제2 게이트 전압보다 크도록 상기 제1 이득값은 상기 제2 이득값보다 크고, 상기 제1 게이트 전압 및 상기 제2 게이트 전압은, 수식 1에 의해 결정되며, [수식 1] 여기서 상기 제1 게이트 전압은 V1stgate, 상기 제2 게이트 전압은 V2nd gate, 상기 N형 반도체의 스레스홀드 값은 Vth,n, 상기 P형 반도체의 스레스홀드 값은 Vth,p인, 공급 전압 변조부; 및상기 RF 신호를 입력받고, 상기 공급 전압 변조부로부터 수신한 변조 신호에 기초하여 상기 RF 신호를 증폭하는 전력 증폭부를 포함하는전력 증폭기
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
RF 신호의 포락선 신호를 검출하는 단계;상기 포락선 신호를 제1 이득값에 따라 증폭하여 제1 게이트 전압을 출력하도록 제1 증폭기에서 상기 포락선 신호를 증폭하고, 상기 포락선 신호를 제2 이득값에 따라 증폭하여 제2 게이트 전압을 출력하도록 제2 증폭기에서 상기 포락선 신호를 증폭하는 단계;상기 제1 게이트 전압을 N형 반도체(N-MOS)에 인가하고, 상기 제2 게이트 전압을 P형 반도체(P-MOS)에 인가하여 상기 포락선 신호에 기초하여 획득된 변조 신호를 출력하는 단계; 및상기 변조 신호에 기초하여 상기 RF 신호를 증폭하는 단계;를 포함하고,상기 상기 포락선 신호를 증폭하는 단계에서, 상기 제1 게이트 전압이 상기 제2 게이트 전압보다 크도록 상기 제1 이득값은 상기 제2 이득값보다 크고, 상기 제1 게이트 전압 및 상기 제2 게이트 전압은, 수식 1에 의해 결정되며, [수식 1] 여기서 상기 제1 게이트 전압은 V1stgate, 상기 제2 게이트 전압은 V2nd gate, 상기 N형 반도체의 스레스홀드 값은 Vth,n, 상기 P형 반도체의 스레스홀드 값은 Vth,p인전력 증폭 방법
|
