| 1 |
1
파이프라인 구조로 형성되는 복수의 서브 ADC를 포함하여, 입력 아날로그 신호를 디지털 신호로 변환하는 시간 인터리브 파이프라인 ADC;상기 각 서브 ADC의 디지털 출력을 토대로 상기 복수의 서브 ADC에 대한 각 채널의 오프셋 미스매치 및 이득 미스매치를 교정하는 디지털 후면 교정부;상기 오프셋 미스매치 및 이득 미스매치가 교정된 상기 복수의 서브 ADC에 대한 각 채널의 디지털 출력을 결합하여 다중화하는 다중화부; 및상기 다중화한 디지털 출력에 대한 시간 미스매치를 교정하는 시간 교정부;를 포함하며,상기 복수의 서브 ADC는, 위상 쉬프트된 복수의 샘플링 클록을 통해 시간 인터리브되어 단계적으로 동작하여 상기 입력 아날로그 신호를 디지털 신호로 변환하며,상기 각 서브 ADC에 입력되는 아날로그 신호는,이전 단계의 서브 ADC의 디지털 출력을 토대로 재구성한 잔여 아날로그 신호이며, 상기 잔여 아날로그 신호는, 상기 각 서브 ADC를 위한 연산증폭기에서 증폭되어 해당 서브 ADC에 입력되는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 장치
|
| 2 |
2
삭제
|
| 3 |
3
청구항 1에 있어서,상기 연산증폭기는,상기 샘플링 클록에 따른 상기 연산증폭기의 유휴시간을 이용하여 2개의 서브 ADC가 하나의 연산증폭기를 공유하도록 구성됨으로써, 상기 서브 ADC의 총 개수에 절반만큼 구비되는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 장치
|
| 4 |
4
청구항 1에 있어서,상기 디지털 후면 교정부는,상기 모든 서브 ADC의 디지털 출력에 대한 평균값을 계산하여 레퍼런스 출력을 산출하고, 상기 산출한 레퍼런스 출력과 상기 각 채널의 디지털 출력에 대한 평균과의 차이를 계산하여 각 채널의 오프셋 오류를 계산 한 후, 상기 채널별 디지털 출력에 상기 계산한 오프셋 오류를 각각 감산함으로써, 상기 각 채널에 대한 오프셋 미스매치를 교정하는 오프셋 미스매치 교정부; 및상기 오프셋 미스매치가 교정된 상기 각 채널에 대한 디지털 출력을 제곱하여 이를 평균함으로써, 상기 각 채널에 대한 이득 미스매치를 교정하기 위한 레퍼런스 신호를 산출하고, 상기 각 채널에 대한 디지털 출력에 상기 산출한 레퍼런스 신호를 나눔으로써, 상기 이득 미스매치를 교정하는 이득 미스매치 교정부;를 더 포함하는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 장치
|
| 5 |
5
청구항 1에 있어서,상기 시간 교정부는,상기 다중화부로부터 입력되는 입력신호와 레퍼런스 채널을 통해 입력되는 레퍼런스 신호의 상태적인 시간을 비교하여, 상기 입력신호가 상기 레퍼런스 신호에 선행하거나 후행하는지에 대한 여부를 판단함으로써, 상기 입력신호의 시간 미스매치를 검출하는 시간 미스매치 검출부; 및상기 판단 결과에 따라 상기 입력신호를 특정 값으로 지연시킴으로써, 상기 검출한 시간 미스매치를 교정하는 시간 미스매치 교정부;를 더 포함하는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 장치
|
| 6 |
6
파이프라인 구조로 형성되는 복수의 서브 ADC를 포함하여 구성되는 시간 인터리브 파이프라인 ADC를 통해 입력 아날로그 신호를 디지털 신호로 변환하는 단계;상기 각 서브 ADC의 디지털 출력을 토대로 상기 복수의 서브 ADC에 대한 각 채널의 오프셋 미스매치 및 이득 미스매치를 교정하는 디지털 후면 교정 단계;상기 오프셋 미스매치 및 이득 미스매치가 교정된 상기 복수의 서브 ADC에 대한 각 채널의 디지털 출력을 결합하여 다중화하는 다중화 단계; 및상기 다중화한 디지털 출력에 대한 시간 미스매치를 교정하는 시간 교정 단계;를 포함하며,상기 복수의 서브 ADC는, 위상 쉬프트된 복수의 샘플링 클록을 통해 시간 인터리브되어 단계적으로 동작함으로써, 상기 입력 아날로그 신호를 디지털 신호로 변환하며,상기 각 서브 ADC에 입력되는 아날로그 신호는,이전 단계의 서브 ADC의 디지털 출력을 토대로 재구성한 잔여 아날로그 신호이며, 상기 잔여 아날로그 신호는, 상기 각 서브 ADC를 위한 연산증폭기에서 증폭되어 해당 서브 ADC에 입력되는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 방법
|
| 7 |
7
삭제
|
| 8 |
8
청구항 6에 있어서,상기 연산증폭기는,상기 샘플링 클록에 따른 상기 연산증폭기의 유휴시간을 이용하여 2개의 서브 ADC가 하나의 연산증폭기를 공유하도록 구성됨으로써, 상기 서브 ADC의 총 개수에 절반만큼 구비되는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 방법
|
| 9 |
9
청구항 6에 있어서,상기 디지털 후면 교정 단계는,상기 모든 서브 ADC의 디지털 출력에 대한 평균값을 계산하여 레퍼런스 출력을 산출하고, 상기 산출한 레퍼런스 출력과 상기 각 채널의 디지털 출력에 대한 평균과의 차이를 계산하여 상기 각 채널의 오프셋 오류를 계산 한 후, 상기 채널별 디지털 출력에 상기 계산한 오프셋 오류를 각각 감산함으로써, 상기 각 채널에 대한 오프셋 미스매치를 교정하는 오프셋 미스매치 교정 단계; 및상기 오프셋 미스매치가 교정된 각 채널에 대한 디지털 출력을 제곱하여 이를 평균함으로써, 상기 각 채널에 대한 이득 미스매치를 교정하기 위한 레퍼런스 신호를 산출하고, 상기 각 채널에 대한 디지털 출력에 상기 산출한 레퍼런스 신호를 나눔으로써, 상기 이득 미스매치를 교정하는 이득 미스매치 교정 단계;를 더 포함하는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 방법
|
| 10 |
10
청구항 6에 있어서,상기 시간 교정 단계는,상기 다중화한 디지털 출력과 레퍼런스 채널을 통해 입력되는 레퍼런스 신호의 상태적인 시간을 비교하여, 상기 다중화한 디지털 출력이 상기 레퍼런스 신호에 선행하거나 후행하는지에 대한 여부를 판단함으로써, 상기 다중화한 디지털 출력의 시간 미스매치를 검출하는 시간 미스매치 검출 단계; 및상기 판단 결과에 따라 상기 다중화한 디지털 출력을 특정 값으로 지연시킴으로써, 상기 검출한 시간 미스매치를 교정하는 시간 미스매치 교정 단계;를 더 포함하는 것을 특징으로 하는 디지털 후면 교정을 가지는 시간 인터리브 파이프라인 아날로그 디지털 변환 방법
|
