맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

FPGA의 high-level synthesis 결과로 생성된 회로 최적화 방법

  • 기술번호 : KST2020007523
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 개시는 FPGA의 high-level synthesis 결과를 최적화하기 위한 방법이다. 회로 최적화 방법은, 파이프라이닝 방식으로 실행할 연산 과정을 분석하는 단계, 분석 결과에 기초하여 연산 과정에 속한 복수개의 단위 연산을 병합하여 단일한 복합 연산으로 만드는 단계, 병합 결과에 기초하여 연산 과정에 대해 최적화된 연산 회로를 생성하는 단계 및 생성된 연산 회로에 기초하여 컴파일을 수행하는 단계를 포함할 수 있다.
Int. CL G06F 30/00 (2020.01.01) G06F 8/41 (2018.01.01)
CPC G06F 30/30(2013.01) G06F 30/30(2013.01) G06F 30/30(2013.01)
출원번호/일자 1020180162453 (2018.12.14)
출원인 서울대학교산학협력단
등록번호/일자
공개번호/일자 10-2020-0073833 (2020.06.24) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이재진 서울특별시 서초구
2 조강원 서울특별시 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김한솔 대한민국 서울특별시 강남구 도곡로 ***(역삼동) **층(에이앤케이특허법률사무소)
2 안제성 대한민국 서울특별시 강남구 도곡로 ***(역삼동) 옥신타워, **층(에이앤케이특허법률사무소)
3 김준식 대한민국 서울특별시 강남구 도곡로 *** (역삼동, 옥신타워) **층(에이앤케이특허법률사무소)
4 김세환 대한민국 서울특별시 강남구 도곡로 *** (옥신타워) **층(에이앤케이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2018.12.14 수리 (Accepted) 1-1-2018-1261081-35
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.11.25 수리 (Accepted) 4-1-2020-5265458-48
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
FPGA의 high-level synthesis 결과로 생성된 회로를 최적화하기 위한 방법으로서,파이프라이닝 방식으로 실행할 연산 과정을 분석하는 단계;상기 분석 결과에 기초하여 상기 연산 과정에 속한 복수개의 단위 연산을 병합하여 단일한 복합 연산으로 만드는 단계; 상기 병합 결과에 기초하여 상기 연산 과정에 대해 최적화된 연산 회로를 생성하는 단계; 및상기 생성된 연산 회로에 기초하여 컴파일을 수행하는 단계를 포함하는, 회로 최적화 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 서울대학교 산학협력단 SW컴퓨팅산업원천기술개발(정보화) FPGA 클러스터용 CUDA 프로그래밍 환경 기술개발
2 과학기술정보통신부 서울대학교 차세대정보·컴퓨팅기술개발 초고성능 프로그래밍환경 및 계산시스템 개발