| 1 |
1
다수의 워드라인, 다수의 비트라인 및 다수의 셀이 포함된 메모리 셀 어레이; 비트라인 선택 신호에 따라 글로벌 비트라인을 상기 다수의 비트라인 중 어느 하나에 연결하는 비트라인 디코더;상기 글로벌 비트라인에 비트라인 전류를 제공하는 비트라인 드라이버;워드라인 선택 신호에 따라 글로벌 워드라인을 상기 다수의 워드라인 중 어느 하나에 연결하는 워드라인 디코더;쓰기 동작 시 상기 글로벌 워드라인에 워드라인 구동 전압을 제공하되 쓰기 주소에 따라 상기 워드라인 구동 전압의 크기를 다르게 조절하는 워드라인 드라이버;상기 쓰기 주소에 따라 상기 비트라인 선택 신호와 상기 워드라인 선택 신호를 생성하여 상기 비트라인 디코더와 상기 워드라인 디코더를 제어하며 상기 비트라인 드라이버를 제어하여 비트라인 전류 펄스를 생성하는 쓰기 제어 회로를 포함하는 반도체 메모리 장치
|
| 2 |
2
청구항 1에 있어서, 상기 쓰기 주소에 대응하는 제어 코드를 입력받아 기준 전압을 생성하는 기준 전압 생성 회로를 더 포함하고, 상기 워드라인 드라이버는 상기 기준 전압에 따라 상기 워드라인 구동 전압을 생성하는 반도체 메모리 장치
|
| 3 |
3
청구항 2에 있어서, 상기 다수의 셀 중 일부 또는 전체에 대하여 설정된 제어 코드를 저장하는 코드 저장 회로를 더 포함하고, 상기 쓰기 제어 회로는 상기 코드 저장 회로를 참조하여 상기 쓰기 주소에 대응하는 제어 코드를 상기 기준 전압 생성 회로에 제공하는 반도체 메모리 장치
|
| 4 |
4
청구항 1에 있어서, 상기 쓰기 제어 회로에 쓰기 명령을 제공하는 명령 디코더를 더 포함하는 반도체 메모리 장치
|
| 5 |
5
청구항 2에 있어서, 상기 워드라인 드라이버는전원과 제 1 노드 사이에 연결된 제 1 저항;상기 제 1 노드와 상기 워드라인 구동 전압이 출력되는 제 2 노드 사이에 연결된 제 2 저항;상기 제 2 노드와 접지 사이에 연결된 NMOS 트랜지스터; 및 상기 기준 전압과 상기 제 1 노드의 전압차를 증폭하여 상기 NMOS 트랜지스터의 게이트 전압을 제어하는 연산 증폭기를 포함하는 반도체 메모리 장치
|
| 6 |
6
청구항 3에 있어서, 코드 설정 동작 시 상기 다수의 셀 중 일부 또는 전체에 대하여 순차적으로 제어 코드를 설정하고 설정된 제어 코드를 상기 코드 저장 회로에 저장하는 코드 설정 회로를 더 포함하는 반도체 메모리 장치
|
| 7 |
7
청구항 6에 있어서, 상기 다수의 셀 중 어느 하나의 셀에 대하여 코드 설정 동작을 진행할 때 상기 워드라인 구동 전압을 감시하여 상기 어느 하나의 셀에서 스냅백 현상이 발생했는지를 표시하는 스냅백 탐지 신호를 생성하고 상기 코드 설정 회로에 제공하는 스냅백 탐지 회로를 더 포함하는 반도체 메모리 장치
|
| 8 |
8
청구항 7에 있어서, 상기 코드 설정 회로는 제어 주기마다 제어 코드를 초기 코드값으로부터 순차적으로 증가시키되, 상기 스냅백 탐지 신호가 활성화되는 경우 해당 제어 주기에서 사용된 제어 코드를 상기 어느 하나의 셀에 대응하는 제어 코드로 설정하고 코드 설정 동작을 종료하는 반도체 메모리 장치
|
| 9 |
9
청구항 8에 있어서, 상기 코드 설정 회로는 클록 신호와 상기 스냅백 탐지 신호에 따라 상기 제어 코드의 값을 증가시키거나 유지하여 출력하는 코드 변경 회로; 및상기 클록 신호와 상기 스냅백 탐지 신호에 따라 상기 코드 변경 회로를 제어하고 상기 비트라인 드라이버를 제어하는 설정 제어 회로;를 포함하는 반도체 메모리 장치
|
| 10 |
10
청구항 9에 있어서, 상기 코드 변경 회로는클록 신호에 따라 입력 값 또는 상기 제어 코드를 래치하는 레지스터;상기 클록 신호 및 상기 스냅백 탐지 신호에 따라 다른 값을 가지는 스텝 신호를 출력하는 스텝 조정 회로;상기 레지스터의 출력과 상기 스텝 신호를 연산하여 상기 제어 코드를 출력하는 연산 회로;초기 동작 시 초기 코드 값을 상기 레지스터의 입력 값으로 제공하는 제 1 스위치; 및초기 동작이 아닌 경우 상기 연산 회로의 출력 값을 상기 레지스터의 입력 값으로 제공하는 제 2 스위치를 포함하는 반도체 메모리 장치
|
| 11 |
11
청구항 10에 있어서, 상기 스냅백 탐지 신호가 비활성화된 후 상기 스텝 조정 회로는 상기 클록 신호에 따라 0이 아닌 상기 스텝 신호를 출력하고, 상기 연산 회로의 출력은 상기 기준 전압 생성 회로에 제어 코드로 입력되어 상기 워드라인 구동 전압이 감소하고, 상기 스냅백 탐지 신호가 활성화된 후 상기 스텝 조정 회로는 상기 클록 신호에 따라 0인 상기 스텝 신호를 출력하고, 상기 설정 제어 회로는 상기 연산 회로의 출력 값을 제어 코드로 설정하며 코드 설정 동작을 종료하는 반도체 메모리 장치
|
| 12 |
12
청구항 9에 있어서, 상기 설정 제어 회로는 상기 제어 주기마다 상기 비트라인 드라이버를 제어하여 비트라인 전류를 증가시키되, 상기 글로벌 비트라인의 전압이 최대값이 될 때까지 스냅백 탐지 신호가 활성화되지 않는 경우 상기 비트라인 드라이버를 비활성화시킨 후 상기 어느 하나의 셀에 연결된 워드라인과 비트라인을 방전시키는 반도체 메모리 장치
|
| 13 |
13
청구항 6에 있어서, 코드 설정 동작 시 상기 코드 저장 회로는 다수의 셀 중 일부의 셀에 대해서 설정된 제어 코드를 저장하고, 쓰기 동작 시 상기 쓰기 제어 회로는 쓰기 주소에 대응하는 제어 코드가 상기 코드 설정 회로에 저장되어 있지 않은 경우 상기 코드 설정 회로에 저장된 제어 코드들로부터 상기 쓰기 주소에 대응하는 제어 코드를 결정하는 반도체 메모리 장치
|
| 14 |
14
청구항 6에 있어서, 코드 설정 동작 시 상기 코드 저장 회로는 상기 메모리 셀 어레이를 분할하는 다수의 영역에 대하여 각 영역을 대표하는 제어 코드를 저장하고, 쓰기 동작 시 상기 쓰기 제어 회로는 쓰기 주소가 포함된 영역에 대응하는 제어 코드를 상기 쓰기 주소에 대응하는 제어 코드로 결정하는 반도체 메모리 장치
|
| 15 |
15
청구항 6에 있어서, 상기 코드 설정 회로는 상기 반도체 메모리 장치가 초기화되는 경우 상기 코드 설정 동작을 자동으로 수행하여 다수의 셀 중 전체 또는 일부의 셀에 대해서 설정된 제어 코드를 상기 코드 저장 회로에 저장하는 반도체 메모리 장치
|
| 16 |
16
청구항 6에 있어서, 상기 코드 설정 회로는 코드 설정 명령에 응답하여 상기 코드 설정 동작을 수행하여 다수의 셀 중 전체 또는 일부의 셀에 대해서 설정된 제어 코드를 상기 코드 저장 회로에 저장하는 반도체 메모리 장치
|
