| 1 |
1
제1 캐패시터 및 제1 인덕터를 포함하고, 일단이 입력에 연결되는 제1 공진 회로; 및제2 캐패시터 및 제2 인덕터를 포함하고, 일단이 상기 제1 공진 회로의 타단과 연결되는 제2 공진 회로를 포함하고,상기 제1 공진 회로의 상기 타단 및 상기 제2 공진 회로의 상기 일단은 제1 출력에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 2 |
2
제1항에 있어서,상기 제1 공진 회로는,상기 제1 캐패시터와 상기 제1 인덕터가 직렬로 연결되고,상기 제1 캐패시터의 일단 또는 상기 제1 인덕터의 일단이 상기 입력에 연결되고,상기 제1 인덕터의 타단 또는 상기 제1 캐패시터의 타단이 상기 제1 출력에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 3 |
3
제2항에 있어서,상기 제2 공진 회로는,상기 제2 캐패시터와 상기 제2 인덕터가 병렬로 연결되고,상기 제2 캐패시터 및 상기 제2 인덕터의 일단이 상기 제1 출력에 연결되고,상기 제2 캐패시터 및 상기 제2 인덕터의 타단이 접지단에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 4 |
4
제1항에 있어서,상기 제1 공진 회로는,상기 제1 캐패시터와 상기 제1 인덕터가 병렬로 연결되고,상기 제1 캐패시터 및 상기 제1 인덕터의 일단이 상기 입력에 연결되고,상기 제1 캐패시터 및 상기 제1 인덕터의 타단이 상기 제1 출력에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 5 |
5
제4항에 있어서,상기 제2 공진 회로는,상기 제2 캐패시터와 상기 제2 인덕터가 직렬로 연결되고,상기 제2 캐패시터의 일단 또는 상기 제2 인덕터의 일단이 상기 제1 출력에 연결되고,상기 제2 인덕터의 타단 또는 상기 제2 캐패시터의 타단이 접지단에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 6 |
6
제1항에 있어서,일단이 상기 제2 공진 회로와 연결되고, 타단이 접지단에 연결된 저항을 더 포함하는 I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 7 |
7
제1항에 있어서,제3 캐패시터 및 제3 인덕터를 포함하고, 일단이 상기 입력에 연결되는 제3 공진 회로; 및제4 캐패시터 및 제4 인덕터를 포함하고, 일단이 상기 제3 공진 회로의 타단과 연결되는 제4 공진 회로를 더 포함하고,상기 제3 공진 회로의 상기 타단 및 상기 제4 공진 회로의 상기 일단은 제2 출력에 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 8 |
8
제7항에 있어서,상기 제1 캐패시터 및 상기 제1 인덕터는 직렬로 연결되고,상기 제3 캐패시터 및 상기 제3 인덕터는 병렬로 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 9 |
9
제8항에 있어서,상기 제2 캐패시터 및 상기 제2 인덕터는 병렬로 연결되고,상기 제4 캐패시터 및 상기 제4 인덕터는 직렬로 연결되는I/Q(In-phase/Quadrature-phase) 신호 발생 회로
|
| 10 |
10
제1 캐패시터 및 제1 인덕터를 포함하고, 일단이 입력에 연결되는 제1 공진 회로; 및 제2 캐패시터 및 제2 인덕터를 포함하고, 일단이 상기 제1 공진 회로의 타단과 연결되는 제2 공진 회로를 포함하고, 상기 제1 공진 회로의 상기 타단 및 상기 제2 공진 회로의 상기 일단은 제1 출력에 연결되는 I/Q(In-phase/Quadrature-phase) 신호 발생 회로;상기 I/Q 신호 발생 회로로부터 출력된 신호들을 선택적으로 결합하는 아날로그 결합 회로(analog differential adder); 및상기 아날로그 결합기의 출력들을 정합하는 정합 회로(matching circuit)를 포함하는 위상 천이(phase shifting) 장치
|
| 11 |
11
제10항에 있어서,상기 제1 공진 회로는,상기 제1 캐패시터와 상기 제1 인덕터가 직렬로 연결되고,상기 제1 캐패시터의 일단 또는 상기 제1 인덕터의 일단이 상기 입력에 연결되고,상기 제1 인덕터의 타단 또는 상기 제1 캐패시터의 타단이 상기 제1 출력에 연결되는위상 천이 장치
|
| 12 |
12
제11항에 있어서,상기 제2 공진 회로는,상기 제2 캐패시터와 상기 제2 인덕터가 병렬로 연결되고,상기 제2 캐패시터 및 상기 제2 인덕터의 일단이 상기 제1 출력에 연결되고,상기 제2 캐패시터 및 상기 제2 인덕터의 타단이 접지단에 연결되는위상 천이 장치
|
| 13 |
13
제10항에 있어서,상기 제1 공진 회로는,상기 제1 캐패시터와 상기 제1 인덕터가 병렬로 연결되고,상기 제1 캐패시터 및 상기 제1 인덕터의 일단이 상기 입력에 연결되고,상기 제1 캐패시터 및 상기 제1 인덕터의 타단이 상기 제1 출력에 연결되는위상 천이 장치
|
| 14 |
14
제13항에 있어서,상기 제2 공진 회로는,상기 제2 캐패시터와 상기 제2 인덕터가 직렬로 연결되고,상기 제2 캐패시터의 일단 또는 상기 제2 인덕터의 일단이 상기 제1 출력에 연결되고,상기 제2 인덕터의 타단 또는 상기 제2 캐패시터의 타단이 접지단에 연결되는위상 천이 장치
|
| 15 |
15
제10항에 있어서,상기 I/Q 신호 발생 회로는,일단이 상기 제2 공진 회로와 연결되고, 타단이 접지단에 연결된 저항을 더 포함하는 위상 천이 장치
|
| 16 |
16
제10항에 있어서,상기 I/Q 신호 발생 회로는,제3 캐패시터 및 제3 인덕터를 포함하고, 일단이 상기 입력에 연결되는 제3 공진 회로; 및제4 캐패시터 및 제4 인덕터를 포함하고, 일단이 상기 제3 공진 회로의 타단과 연결되는 제4 공진 회로를 더 포함하고,상기 제3 공진 회로의 상기 타단 및 상기 제4 공진 회로의 상기 일단은 제2 출력에 연결되는위상 천이 장치
|
| 17 |
17
제16항에 있어서,상기 제1 캐패시터 및 상기 제1 인덕터는 직렬로 연결되고,상기 제3 캐패시터 및 상기 제3 인덕터는 병렬로 연결되는위상 천이 장치
|
| 18 |
18
제17항에 있어서,상기 제2 캐패시터 및 상기 제2 인덕터는 병렬로 연결되고,상기 제4 캐패시터 및 상기 제4 인덕터는 직렬로 연결되는위상 천이 장치
|
