| 1 |
1
샘플링 구간과 필터링 구간을 포함하는 변조 주기를 반복하여 아날로그 신호로부터 비트 스트림 신호를 출력하는 델타 시그마 변조기로서,상기 샘플링 구간 동안 상기 비트 스트림 신호에 따라 제 1 기준 전압 또는 제 2 기준 전압 중 어느 하나에 대응하는 신호를 충전하여 충전 신호를 생성하고, 상기 필터링 구간 동안 상기 제 1 기준 전압 또는 상기 제 2 기준 전압 중 다른 하나와 상기 충전 신호에 의해 생성되는 신호를 출력하는 디지털 아날로그 변환기;상기 샘플링 구간 동안 상기 아날로그 신호에 대응하는 샘플링 신호를 충전하고 상기 필터링 구간 동안 상기 샘플링 신호에 의해 생성되는 신호를 상기 디지털 아날로그 변환기의 출력과 함께 필터링하는 루프 필터; 및 상기 변조 주기마다 상기 루프 필터의 출력에 따라 상기 비트 스트림 신호를 생성하는 양자화기를 포함하는 델타 시그마 변조기
|
| 2 |
2
청구항 1에 있어서, 상기 디지털 아날로그 변환기는변환 커패시터;상기 제 1 기준 전압을 상기 변환 커패시터의 일단에 제공하는 제 1 스위치; 및상기 제 2 기준 전압을 상기 변환 커패시터의 일단에 제공하는 제 2 스위치를 포함하는 델타 시그마 변조기
|
| 3 |
3
청구항 2에 있어서, 상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작고 상기 비트 스트림 신호가 하이 레벨인 경우, 상기 제 1 스위치는 상기 샘플링 구간 동안 상기 제 1 기준 전압을 상기 변환 커패시터의 일단에 제공하고, 상기 제 2 스위치는 상기 필터링 구간 동안 상기 제 2 기준 전압을 상기 변환 커패시터의 일단에 제공하는 델타 시그마 변조기
|
| 4 |
4
청구항 3에 있어서, 상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작고 상기 비트 스트림 신호가 로우 레벨인 경우, 상기 제 2 스위치는 상기 샘플링 구간 동안 상기 제 2 기준 전압을 상기 변환 커패시터의 일단에 제공하고, 상기 제 1 스위치는 상기 필터링 구간 동안 상기 제 1 기준 전압을 상기 변환 커패시터의 일단에 제공하는 델타 시그마 변조기
|
| 5 |
5
청구항 1에 있어서, 상기 루프 필터는상기 샘플링 구간 동안 상기 아날로그 신호를 충전하여 샘플링 신호를 생성하는 샘플링 커패시터; 및상기 필터링 구간 동안 상기 샘플링 커패시터 및 상기 디지털 아날로그 변환기의 출력을 필터링하는 적분 회로;를 포함하는 델타 시그마 변조기
|
| 6 |
6
청구항 5에 있어서, 상기 적분 회로는상기 필터링 구간 동안 상기 샘플링 커패시터와 상기 디지털 아날로그 변환기의 출력 신호가 음의 입력단에 인가되는 연산 증폭기; 및상기 연산 증폭기의 출력단에 일단이 연결되고 상기 음의 입력단에 타단이 연결되는 피드백 커패시터를 포함하는 델타 시그마 변조기
|
| 7 |
7
청구항 6에 있어서, 상기 샘플링 구간 동안 상기 연산 증폭기의 음의 입력단과 양의 입력단에 연결되고, 상기 필터링 구간 동안 상기 피드백 커패시터의 타단과 상기 연산 증폭기의 음의 입력단 사이에 연결되는 CDS 커패시터를 더 포함하는 델타 시그마 변조기
|
| 8 |
8
청구항 6에 있어서, 상기 연산 증폭기의 양의 입력단에는 상기 제 1 기준 전압 또는 상기 제 2 기준 전압의 평균에 대응하는 공통 전압이 인가되는 델타 시그마 변조기
|
| 9 |
9
청구항 5에 있어서, 상기 루프 필터는 상기 적분 회로의 출력을 적분하는 적분기를 더 포함하는 델타 시그마 변조기
|
| 10 |
10
청구항 2에 있어서, 상기 변환 커패시터의 용량이 α(0003c#α003c#1)배로 감소하는 경우 상기 제 1 기준 전압과 상기 제 2 기준 전압의 크기는 각각 1/α배로 증가하는 델타 시그마 변조기
|
| 11 |
11
샘플링 구간과 필터링 구간을 포함하는 변조 주기를 반복하여 아날로그 신호로부터 비트 스트림 신호를 출력하는 델타 시그마 변조기; 및상기 비트 스트림 신호에서 노이즈를 제거하여 상기 아날로그 신호에 대응하는 디지털 신호를 출력하는 데시메이션 필터를 포함하되, 상기 델타 시그마 변조기는상기 샘플링 구간 동안 상기 비트 스트림 신호에 따라 제 1 기준 전압 또는 제 2 기준 전압 중 어느 하나에 대응하는 신호를 충전하여 충전 신호를 생성하고, 상기 필터링 구간 동안 상기 제 1 기준 전압 또는 상기 제 2 기준 전압 중 다른 하나와 상기 충전 신호에 의해 생성되는 신호를 출력하는 디지털 아날로그 변환기;상기 샘플링 구간 동안 상기 아날로그 신호에 대응하는 샘플링 신호를 충전하고 상기 필터링 구간 동안 상기 샘플링 신호에 의해 생성되는 신호를 상기 디지털 아날로그 변환기의 출력과 함께 필터링하는 루프 필터; 및 상기 변조 주기마다 상기 루프 필터의 출력에 따라 상기 비트 스트림 신호를 생성하는 양자화기를 포함하는 아날로그 디지털 변환기
|
| 12 |
12
청구항 11에 있어서, 상기 디지털 아날로그 변환기는변환 커패시터;상기 샘플링 구간 동안 상기 비트 스트림 신호에 따라 상기 제 1 기준 전압 또는 상기 제 2 기준 전압 중 어느 하나의 전압을 상기 변환 커패시터의 일단에 제공하는 제 1 스위치; 및상기 필터링 구간 동안 상기 제 1 기준 전압 또는 상기 제 2 기준 전압 중 다른 하나의 전압을 상기 변환 커패시터의 일단에 제공하는 제 2 스위치를 포함하는 아날로그 디지털 변환기
|
| 13 |
13
청구항 12에 있어서, 상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작고 상기 비트 스트림 신호가 하이 레벨인 경우, 상기 제 1 스위치는 상기 샘플링 구간 동안 상기 제 1 기준 전압을 상기 변환 커패시터의 일단에 제공하고, 상기 제 2 스위치는 상기 필터링 구간 동안 상기 제 2 기준 전압을 상기 변환 커패시터의 일단에 제공하는 아날로그 디지털 변환기
|
| 14 |
14
청구항 13에 있어서, 상기 제 1 기준 전압은 상기 제 2 기준 전압보다 작고 상기 비트 스트림 신호가 로우 레벨인 경우, 상기 제 2 스위치는 상기 샘플링 구간 동안 상기 제 2 기준 전압을 상기 변환 커패시터의 일단에 제공하고, 상기 제 1 스위치는 상기 필터링 구간 동안 상기 제 1 기준 전압을 상기 변환 커패시터의 일단에 제공하는 아날로그 디지털 변환기
|
| 15 |
15
청구항 11에 있어서, 상기 루프 필터는상기 샘플링 구간 동안 상기 아날로그 신호를 충전하여 샘플링 신호를 생성하는 샘플링 커패시터; 및상기 필터링 구간 동안 상기 샘플링 커패시터 및 상기 디지털 아날로그 변환기의 출력을 필터링하는 적분 회로;를 포함하는 아날로그 디지털 변환기
|
| 16 |
16
청구항 15에 있어서, 상기 적분 회로는상기 필터링 구간 동안 상기 샘플링 커패시터와 상기 디지털 아날로그 변환기의 출력 신호가 음의 입력단에 인가되는 연산 증폭기; 및상기 연산 증폭기의 출력단에 일단이 연결되고 상기 음의 입력단에 타단이 연결되는 피드백 커패시터를 포함하는 아날로그 디지털 변환기
|
| 17 |
17
청구항 16에 있어서, 상기 샘플링 구간 동안 상기 연산 증폭기의 음의 입력단과 양의 입력단에 연결되고, 상기 필터링 구간 동안 상기 피드백 커패시터의 타단과 상기 연산 증폭기의 음의 입력단 사이에 연결되는 CDS 커패시터를 더 포함하는 아날로그 디지털 변환기
|
| 18 |
18
청구항 16에 있어서, 상기 연산 증폭기의 양의 입력단에는 상기 제 1 기준 전압 또는 상기 제 2 기준 전압의 평균에 대응하는 공통 전압이 인가되는 아날로그 디지털 변환기
|
| 19 |
19
청구항 15에 있어서, 상기 루프 필터는 상기 적분 회로의 출력을 적분하는 적분기를 더 포함하는 아날로그 디지털 변환기
|
| 20 |
20
청구항 12에 있어서, 상기 변환 커패시터의 용량이 α(0003c#α003c#1)배로 감소하는 경우 상기 제 1 기준 전압과 상기 제 2 기준 전압의 크기는 각각 1/α배로 증가하는 아날로그 디지털 변환기
|
