| 1 |
1
시그마-델타 모듈레이터에 있어서, 입력 신호와 피드백 신호가 결합된 신호를 적분하는 적분기;상기 적분기로부터 출력된 신호를 양자화하는 양자화기;상기 양자화기의 출력 노드로부터 출력 신호를 피드백 받아 상기 적분기로 피드백하는 피드백 디지털 아날로그 변환기(DAC); 및상기 출력 노드로부터 피드백된 출력 신호를 이용하여 클록-지터에 의한 에러를 미분한 신호를 상기 피드백 디지털 아날로그 변환기에 보상하는 미분기를 포함하되, 상기 피드백 신호는 상기 피드백 디지털 아날로그 변환기의 출력 신호와 상기 미분기의 출력 신호가 결합된 신호인 것을 특징으로 하는 시그마-델타 모듈레이터
|
| 2 |
2
제1 항에 있어서, 상기 양자화기의 입력 단에 형성되며, 상기 적분기의 출력 신호와 상기 미분한 신호를 가산하여 상기 양자화기로 입력하는 제1 가산기; 및상기 양자화기의 출력 단에 형성되며, 상기 양자화기의 출력 신호에서 상기 가산된 미분된 신호를 감산하는 제2 감산기를 더 포함하는 시그마-델타 모듈레이터
|
| 3 |
3
제1 항에 있어서, 상기 미분기는, 제1 디지털 아날로그 변환기; 및 제2 디지털 아날로그 변환기를 더 포함하되,상기 제1 디지털 아날로그 변환기 및 상기 제2 디지털 아날로그 변환기를 교번으로 스위칭하여 상기 미분한 신호를 1-클럭 지연하여 상기 피드백 디지털 아날로그 변환기로 출력하는 것을 특징으로 하는 시그마-델타 모듈레이터
|
| 4 |
4
제3 항에 있어서, 상기 제1 디지털 아날로그 변환기 및 상기 제2 디지털 아날로그 변환기는 RZ 방식의 디지털 아날로그 변환기이며, 상기 피드백 디지털 아날로그 변환기는 NRZ 디지털 아날로그 변환기인 것을 특징으로 하는 시그마-델타 모듈레이터
|
| 5 |
5
제1 항에 있어서, 상기 미분기는, 상기 출력 노드로부터 피드백된 출력 신호 중 제(n-2) 출력 신호와 제(n-3) 출력 신호를 차감하여 상기 미분한 신호를 계산한 후 1-클럭 지연하여 상기 피드백 디지털 아날로그 변환기에 보상하는 것을 특징으로 하는 시그마-델타 모듈레이터
|
| 6 |
6
제5 항에 있어서, 상기 피드백 디지털 아날로그 변환기의 출력단에 위치되며, 상기 피드백 디지털 아날로그 변환기의 출력 신호와 상기 미분기로부터 출력된 신호를 가산하여 보상하는 보상기를 더 포함하는 시그마-델타 모듈레이터
|
| 7 |
7
시그마-델타 모듈레이터의 동작 방법에 있어서, (a) 입력 신호와 피드백 신호가 결합된 신호를 적분하는 단계;(b) 상기 적분된 신호를 양자화하여 양자화된 출력 신호를 출력하는 단계-상기 피드백 신호는 상기 양자화된 출력 신호가 피드백된 신호임; 및(c) 상기 피드백 신호가 상기 (a) 단계로 입력되기 전에, 상기 양자화된 출력 신호를 이용하여 클록-지터에 의한 에러를 미분한 신호를 상기 피드백 신호에 보상하는 단계를 포함하는 시그마-델타 모듈레이터의 동작 방법
|
| 8 |
8
제7 항에 있어서, 상기 미분된 신호는 상기 적분된 신호와 결합되어 양자화 과정을 거친 후 상기 양자화된 출력 신호에서 차감되어 출력단으로 출력되는 것을 특징으로 하는 시그마-델타 모듈레이터의 동작 방법
|
