| 1 |
1
이중 모드 차동 전력 증폭기에 있어서, 입/출력단 각각의 전력을 분배 및 결합하는 입/출력단 발룬;제1 NMOS 트랜지스터와 상기 제1 NMOS 트랜지스터에 적층된 제1 PMOS 트랜지스터를 포함하는 제1 증폭기; 및제2 NMOS 트랜지스터와 상기 제2 NMOS 트랜지스터에 적층된 제2 PMOS 트랜지스터를 포함하는 제2 증폭기를 포함하되,상기 제1 NMOS와 제1 PMOS 트랜지스터 각각의 드레인단은 출력단 발룬에 병렬로 연결되고, 상기 제1 NMOS와 제1 PMOS 트랜지스터 각각의 게이트단은 입력단 발룬에 병렬로 연결되고,상기 제2 NMOS와 제2 PMOS 트랜지스터 각각의 드레인단은 출력단 발룬에 병렬로 연결되며, 상기 제2 NMOS와 제2 PMOS 트랜지스터 각각의 게이트단은 입력단 발룬에 병렬로 연결되고,상기 제1 및 제2 NMOS 트랜지스터 각각의 소스단이 공통 접지로 연결되고, 상기 제1 및 제2 PMOS 트랜지스터 각각의 소스단을 통해 전원을 공급받아 차동으로 동작하는 것을 특징으로 하는 이중 모드 차동 전력 증폭기
|
| 2 |
2
제1항에 있어서, 상기 제1 및 제2 증폭기는상기 입력단 발룬을 통해, 상기 제1 증폭기를 구성하는 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트단 및 상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에, 인가되는 전압에 의해 동작 여부가 결정되는 것을 특징으로 하는 이중 모드 차동 전력 증폭기
|
| 3 |
3
제2항에 있어서, 상기 이중 모드 차동 전력 증폭기는고전력 모드인 경우,상기 제1 증폭기를 구성하는 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트단 및 상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 동일한 전압을 인가하여 상기 제1 및 제2 증폭기가 동일한 로드 임피던스를 가지고 차동으로 동작하도록 제어하는 것을 특징으로 하는 이중 모드 차동 전력 증폭기
|
| 4 |
4
제2항에 있어서, 상기 이중 모드 차동 전력 증폭기는저전력 모드인 경우,상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 하이전압을 인가하여 상기 제1 증폭기만을 동작시키고, 상기 제1 증폭기의 로드 임피던스를 2배로 변조하는 것을 특징으로 하는 이중 모드 차동 전력 증폭기
|
| 5 |
5
이중 모드 차동 전력 증폭기에 있어서, 입/출력단 각각의 전력을 분배 및 결합하는 입/출력단 발룬;제1 NMOS 트랜지스터와 상기 제1 NMOS 트랜지스터에 적층된 제1 PMOS 트랜지스터를 포함하는 제1 증폭기; 및제2 NMOS 트랜지스터와 상기 제2 NMOS 트랜지스터에 적층된 제2 PMOS 트랜지스터를 포함하는 제2 증폭기를 포함하되,상기 제1 및 제2 NMOS 트랜지스터 각각의 소스단이 공통 접지로 연결되고, 상기 제1 및 제2 PMOS 트랜지스터 각각의 소스단을 통해 전원을 공급받아 차동으로 동작하고, 상기 제1 및 제2 증폭기는상기 입력단 발룬을 통해, 상기 제1 증폭기를 구성하는 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트단 및 상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에, 인가되는 전압에 의해 동작 여부가 결정되며, 저전력 모드인 경우,상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 하이전압을 인가하여 상기 제1 증폭기만을 동작시키고, 상기 제1 증폭기의 로드 임피던스를 2배로 변조하며, 상기 입력단 발룬의 센터탭을 접지시켜 상기 입력단 발룬을 2:1 발룬으로 동작시키는 것을 특징으로 하는 이중 모드 차동 전력 증폭기
|
| 6 |
6
제1항의 이중 모드 차동 전력 증폭기의 동작 제어 방법에 있어서,상기 차동 전력 증폭기가 고전력 모드로 동작할 경우, 상기 제1 및 제2 증폭기를 차동으로 동작시키는 제1 단계; 및상기 차동 전력 증폭기가 저전력 모드로 동작할 경우, 상기 제1 증폭기 및 제2 증폭기 중 어느 하나를 선택하여 동작시키는 제2 단계를 포함하는 것을 특징으로 하는 차동 전력 증폭기의 동작 제어 방법
|
| 7 |
7
제6항에 있어서, 상기 제1 단계는상기 제1 증폭기를 구성하는 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트단 및 상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 동일한 전압을 인가하여 상기 제1 및 제2 증폭기가 동일한 로드 임피던스를 가지고 차동으로 동작하도록 제어하는 것을 특징으로 하는 차동 전력 증폭기의 동작 제어 방법
|
| 8 |
8
제6항에 있어서, 상기 제2 단계는상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 하이전압을 인가하여 상기 제1 증폭기만을 동작시키고, 상기 제1 증폭기의 로드 임피던스를 2배로 변조하는 것을 특징으로 하는 차동 전력 증폭기의 동작 제어 방법
|
| 9 |
9
제1 NMOS 트랜지스터에 제1 PMOS 트랜지스터가 적층된 제1 증폭기 및 제2 NMOS 트랜지스터에 제2 PMOS 트랜지스터가 적층된 제2 증폭기를 포함하고, 이중 모드로 동작하는 차동 전력 증폭기의 동작 제어 방법에 있어서, 상기 차동 전력 증폭기가 고전력 모드로 동작할 경우, 상기 제1 및 제2 증폭기를 차동으로 동작시키는 제1 단계; 및상기 차동 전력 증폭기가 저전력 모드로 동작할 경우, 상기 제1 증폭기 및 제2 증폭기 중 어느 하나를 선택하여 동작시키는 제2 단계를 포함하고, 상기 제2 단계는 상기 제2 증폭기를 구성하는 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터의 게이트단에 하이전압을 인가하여 상기 제1 증폭기만을 동작시키고, 상기 제1 증폭기의 로드 임피던스를 2배로 변조하며, 입력단 발룬의 센터탭을 접지시켜 상기 입력단 발룬을 2:1 발룬으로 동작시키는 단계를 더 포함하는 것을 특징으로 하는 차동 전력 증폭기의 동작 제어 방법
|
