맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법

  • 기술번호 : KST2020009399
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 열처리를 가하기 전 니켈과 게르마늄 층 사이에 터븀 층을 삽입한 뒤, 열처리를 가하여 반도체 소자의 합금 콘택을 형성함으로써 접촉저항을 감소시킬 수 있다.
Int. CL H01L 21/28 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/324 (2017.01.01)
CPC
출원번호/일자 1020190174244 (2019.12.24)
출원인 충남대학교산학협력단
등록번호/일자
공개번호/일자 10-2020-0081284 (2020.07.07) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020180169642   |   2018.12.26
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.12.24)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 충남대학교산학협력단 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이희덕 대전광역시 서구
2 이정찬 충청남도 공주시 신금*길 **,
3 선일바부이디 대전광역시 유성구
4 송형섭 대전광역시 대덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
2 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2019.12.24 수리 (Accepted) 1-1-2019-1336683-82
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판에 소스 및 드레인 영역과 게이트 전극을 형성하는 단계; 상기 소스 및 드레인 영역 상에 터븀(Tb) 층을 적층시키는 단계; 상기 터븀 층 상에 금속 층을 적층시키는 단계; 및상기 터븀 층과 상기 금속 층이 적층된 상기 기판을 열처리 하는 단계;를 포함하는 반도체 소자의 콘택 형성 방법
2 2
제1항에 있어서, 상기 터븀 층은 스퍼터링 방식 또는 전자빔 방식을 이용하여 적층되는 반도체 소자의 콘택 형성 방법
3 3
제2항에 있어서,상기 터븀 층 상에 금속 층을 적층시키는 단계는, 상기 터븀 층 상에 니켈(Ni) 층을 적층시키는 단계; 및상기 니켈 층 상에 타이타늄 나이트라이드(TiN) 층을 적층시키는 단계; 를 포함하는 반도체 소자의 콘택 형성 방법
4 4
제3항에 있어서, 상기 소스 및 드레인 영역 상에 터븀(Tb) 층을 적층시키는 단계에서,상기 터븀 층은 1 내지 10nm의 두께로 적층되는 반도체 소자의 콘택 형성 방법
5 5
제3항에 있어서, 상기 기판은 게르마늄 기판인 반도체 소자의 콘택 형성 방법
6 6
반도체 소자의 콘택 형성 방법에 있어서, 게르마늄(Ge)층이 형성된 기판을 제공하고;상기 게르마늄층 상에 터븀층을 형성하고;상기 터븀층 상에 금속층을 형성하고;상기 터븀층과 상기 금속층이 형성된 기판을 열처리함을 포함하는 반도체 소자의 콘택 형성 방법
7 7
제6항에 있어서,상기 금속층을 형성함은, 상기 터븀층 상에 니켈층을 형성하고;상기 니켈층 상에 타이타늄 나이트라이드층을 형성함을 포함하는 반도체 소자의 콘택 형성 방법
8 8
제6항 또는 제7항에 있어서, 상기 게르마늄층이 형성된 기판을 제공함은, 실리콘 기판 상에 게르마늄층을 에피택시 성장하고;상기 게르마늄층에 n-형 또는 p-형 불순물 이온을 주입함을 포함하는 반도체 소자의 콘택 형성 방법
9 9
제6항 또는 제7항에 있어서, 상기 터븀층과 상기 금속층이 형성된 기판에 대한 상기 열처리는, 상기 터븀층의 터븀, 상기 금속층의 금속, 상기 게르마늄층의 게르마늄이 합금을 형성하도록 처리되는 반도체 소자의 콘택 형성 방법
10 10
반도체 소자의 콘택에 있어서, 상기 반도체 소자는 콘택 영역을 가지고, 상기 콘택 영역은 터븀 및 금속을 포함하는 반도체 소자의 콘택
11 11
제10항에 있어서, 상기 금속은 니켈 및 타이타늄 나이트라이드인 것을 특징으로 하는 반도체 소자의 콘택
12 12
제11항에 있어서, 상기 콘택 영역은 게르마늄을 포함하는 반도체 소자의 콘택
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.