| 1 |
1
복수의 커패시터를 포함하는 커패시터 어레이에 아날로그 입력 전압을 샘플링하는 샘플링홀드 스위치;상기 커패시터 어레이를 포함하며 아날로그 비교 전압을 출력하는 디지털 아날로그 변환부; 상기 아날로그 비교 전압을 입력 받아 비교 동작을 수행하고 비교 결과값을 출력하는 비교부; 및 상기 비교부를 제어하는 제1 클락 신호 및 제2 클락 신호를 생성하는 클락 생성부;를 포함하며,상기 비교부는, 제1 비교기 및 제2 비교기를 포함하고, 상기 제1 비교기 및 상기 제2 비교기는 교대로 동작하되, 상기 제1 비교기 및 제2 비교기의 비교 동작 완료 후 제1 비교 완료 신호 및 제2 비교 완료 신호를 생성하여 출력하고,상기 클락 생성부는, 상기 제1 비교 완료 신호를 수신하면 상기 제1 클락 신호는 리셋하고 상기 제2 클락 신호를 생성하며, 상기 제2 비교 완료 신호를 수신하면 상기 제2 클락 신호는 리셋하고 상기 제1 클락 신호를 생성하는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 2 |
2
제1항에 있어서,상기 커패시터 어레이의 일단은, 상기 복수의 커패시터의 일단이 서로 공통으로 연결되어 상기 샘플링홀드 스위치에 연결되며, 상기 복수의 커패시터는 이진 배열 구조를 갖는 것을 특징으로 하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 3 |
3
제1항에 있어서,상기 샘플링 완료 후 샘플링홀드 펄스 신호가 생성 되고,상기 클락 생성부는 상기 샘플링홀드 펄스 신호가 생성되면 상기 제1 클락 신호를 생성하는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 제1 클락 신호가 생성되면 상기 제1 비교기는 상기 아날로그 비교 전압을 공통 모드 전압과 비교하여 결과값을 출력하고 동시에 상기 제1 비교 완료 신호를 출력하는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 7 |
7
제1항에 있어서,상기 제2 클락 신호가 생성되면 상기 제2 비교기는 상기 아날로그 비교 전압을 공통 모드 전압과 비교하여 결과값을 출력하고 동시에 상기 제2 비교 완료 신호를 출력하는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 8 |
8
제1항에 있어서,상기 디지털 아날로그 변환부는,상기 제1 클락 신호 및 상기 제2 클락 신호를 입력 받아 인에이블 신호를 생성하는 인에이블 신호 생성부;상기 인에이블 신호가 입력되면 상기 비교부에서 출력되는 상기 비교 결과값을 입력 받아 디지털 코드를 출력하는 비트 결정부; 및상기 비트 결정부에서 출력되는 상기 디지털 코드에 대응하도록 상기 커패시터 어레이를 스위칭하는 스위칭부;를 포함하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 9 |
9
제8항에 있어서,상기 인에이블 신호 생성부는 복수의 인에이블 신호 생성기를 포함하고,상기 제1 클락 신호 및 상기 제2 클락 신호가 상기 인에이블 신호 생성기 각각에 교대로 연결되는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 10 |
10
제8항에 있어서,상기 스위칭부는 복수의 스위칭 소자를 포함하고,상기 스위칭 소자는 상기 비트 결정부에서 출력되는 상기 디지털 코드에 대응하도록 상기 복수의 커패시터를 각각 제1 기준 전압 또는 제2 기준 전압에 스위칭하며,상기 스위칭에 의해 상기 아날로그 비교 전압이 재설정되는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환기
|
| 11 |
11
연속 근사 레지스터 아날로그 디지털 변환 방법에 있어서,아날로그 입력 전압을 샘플링 및 홀드하는, 샘플링 단계;비교부가 아날로그 비교 전압과 공통 모드 전압을 비교하는, 비교 동작 수행 단계;상기 비교부의 비교 결과값을 입력 받아 디지털 비트를 결정하고 상기 아날로그 비교 전압을 재설정하여 출력하는, 비트 결정 단계; 및상기 샘플링된 아날로그 입력 전압의 모든 비트가 결정될 때까지 상기 비교 동작 수행 단계 및 비트 결정 단계를 반복하는, 반복 단계;를 포함하되,상기 비교부는 제1 비교기 및 제2 비교기를 포함하고,상기 비교 동작 수행단계는,상기 제1 비교기 및 제2 비교기가 교대로 비교 동작을 수행하되, 제1 클락 신호가 생성되면 상기 제1 비교기가 비교 동작을 수행하고, 제2 클락 신호가 생성되면 상기 제2 비교기가 비교 동작을 수행하고, 상기 제1 비교기의 비교 동작이 완료되면 제1 비교 완료 신호가 생성되고, 상기 제2 비교기의 비교 동작이 완료되면 제2 비교 완료 신호가 생성되며, 상기 제1 비교 완료 신호가 생성되면 상기 제1 클락 신호는 리셋되고 상기 제2 클락 신호가 생성되며, 상기 제2 비교 완료 신호가 생성되면 상기 제2 클락 신호는 리셋되고 상기 제1 클락 신호가 생성되는 것을 특징으로 하는 연속 근사 레지스터 아날로그 디지털 변환 방법
|
| 12 |
12
제11항에 있어서,상기 샘플링 단계 이후에,샘플링홀드 펄스 신호가 생성되는 단계를 더 포함하되,상기 샘플링홀드 펄스 신호가 생성되면 상기 제1 클락 신호가 생성되는 것을 특징으로 하는, 연속 근사 레지스터 아날로그 디지털 변환 방법
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
