| 1 |
1
기판의 메모리 영역에 배열된 다수의 메모리 셀들; 및 상기 메모리 영역과는 별도의 영역에 상기 메모리 셀들과는 분리되어 기판상에 형성되는 테스트 셀을 구비하되, 상기 테스트 셀은 면적 대비 둘레의 비가 일정 이상의 크기를 갖는 테스트 패턴을 포함하는 것을 특징으로 하는 반도체 장치
|
| 2 |
2
제1항에 있어서, 상기 테스트 패턴의 면적에 대한 둘레의 비는 정사각형 패턴에서의 비를 1:1로 하였을 때 1: 1 내지 1:10000 이며, 바람직하게는 1:100 내지 1:1000 인 것을 특징으로 하는 반도체 장치
|
| 3 |
3
제1항에 있어서, 상기 테스트 셀은 적어도 전하 트랩층을 포함하며, 상기 테스트 패턴에 인가되는 전압에 대응하여 상기 전하 트랩층에 트랩되는 전하의 양에 따라 변화하는 문턱 전압을 측정하여, 상기 메모리 셀의 채널층에 대해 평행한 방향으로의 전하 이동을 검출하는 것을 특징으로 하는 반도체 장치
|
| 4 |
4
제3항에 있어서, 상기 테스트 셀은 전하가 트랩되는 전하 트랩층으로서 적어도 질화막을 포함하는 것을 특징으로 하는 반도체 장치
|
| 5 |
5
제4항에 있어서, 상기 테스트 셀은 적어도 전하 트랩층을 포함하며, 상기 테스트 패턴들의 폭 및 상기 테스트 패턴들간의 간격에 따라서, 상기 테스트 패턴들에 제공되는 전압에 대응하여 상기 트랩층에 트랩되는 전하 양의 변화를 검출하여, 상기 메모리 셀의 채널층에 평행한 방향으로의 전하 이동을 검출함과 동시에 전하의 이동 거리를 측정하는 것을 특징으로 하는 반도체 장치
|
| 6 |
6
제1항에 있어서, 상기 테스트 패턴은 메쉬 형태 또는 빗 형태를 갖는 것을 특징으로 하는 반도체 장치
|
| 7 |
7
제1항에 있어서, 상기 메모리 셀은 실리콘(Silicon)-산화막(Oxide)-질화막(Nitride)-산화막(Oxide)-실리콘(Silicon)의 SONOS 구조를 갖으며, 상기 상기 테스트 셀은 상기 메모리 셀과는 실제로 동일한 SONOS 구조를 갖는 캐패시터 형태를 갖는 것을 특는 것을 특징으로 하는 반도체 장치
|
| 8 |
8
제1항에 있어서, 상기 테스트 셀은 다수의 테스트 셀들을 포함하며, 상기 다수의 테스트 셀들은 서로 다른 면적에 대한 둘레의 비를 가지며, 상기 테스트 셀들의 문턱 전압의 변화를 측정 비교하여 상기 메모리 셀들의 전하 이동을 검출하는 것을 특징으로 하는 반도체 장치
|
| 9 |
9
제1항에 있어서, 상기 테스트 셀은 다수의 테스트 셀들을 포함하며, 상기 다수의 테스트 셀들중 일부는 동일 면적에 대해 둘레의 비가 서로 상이하며, 상기 다수의 테스트 셀들중 나머지는 동일 둘레에 대해 면적의 비가 서로 상이한 것을 특징으로 하는 반도체 장치
|
| 10 |
10
제9항에 있어서, 상기 일부의 테스트 셀들은 상기 메모리 셀들의 횡방향 전하 이동을 검출하는 데 사용되고, 나머지 테스트 셀들은 상기 메모리 셀들의 수직한 방향으로의 전하 이동을 검출하는 데 사용되는 것을 특징으로 하는 반도체 장치
|
| 11 |
11
제1항에 있어서, 상기 테스트 셀은 상기 메모리 영역과는 분리된 테스트 영역에 배열되는 것을 특징으로 하는 반도체 장치
|
| 12 |
12
기판의 메모리 영역에 배열된 메모리 셀들; 및 적어도 전하 트랩층 및 테스트 패턴을 구비하는 테스트 셀을 포함하는 반도체 장치의 전하 이동을 측정하는 방법에 있어서, 상기 테스트 패턴에 인가되는 전압에 대응하여 상기 전하 트랩층에 축적되는 전하의 양에 따라서 변화하는 문턱 전압을 측정하여, 각 메모리 셀의 채널층에 평행한 방향으로의 전하 이동을 검출하는 것을 특징으로 하는 반도체 장치의 전하 이동 검출 방법
|
| 13 |
13
제12항에 있어서, 상기 테스트 패턴은 면적 대비 둘레의 비가 상대적으로 큰 메쉬 형태 또는 빗 형태를 갖는 것을 특징으로 하는 반도체 장치의 전하 이동 검출 방법
|
| 14 |
14
제13항에 있어서, 상기 테스트 패턴의 면적에 대한 둘레의 비는 정사각형 패턴에서의 비를 1:1로 하였을 때 1: 1 내지 1:10000 이며, 바람직하게는 1:100 내지 1:1000 인 것을 특징으로 하는 반도체 장치의 전하 이동 검출 방법
|
| 15 |
15
제12항에 있어서, 상기 테스트 셀은 다수의 테스트 셀들을 포함하며, 상기 다수의 테스트 셀들중 일부는 동일 면적에 대해 둘레의 비가 서로 상이하며, 상기 다수의 테스트 셀들중 나머지는 동일 둘레에 대해 면적의 비가 서로 상이한 반도체 장치의 전하 이동 검출 방법
|
| 16 |
16
제15항에 있어서, 상기 일부의 테스트 셀들은 메모리 셀들의 채널층에 평행한 방향으로의 전하 이동을 검출하는 데 사용되고, 나머지 테스트 셀들은 상기 메모리 셀들의 상기 채널층에 대해 수직한 방향으로의 전하 이동을 측정하는 데 사용되는 것을 특징으로 하는 반도체 장치의 전하 이동 검출 방법
|
| 17 |
17
제1항에 있어서, 상기 테스트 패턴은 제1방향으로 연장되어 제2방향으로 나란하게 배열되는 복수의 제1테스트 패턴들과 제2방향으로 연장되어 제1방향으로 나란하게 배열되는 복수의 제2테스트 패턴들중 적어도 하나의 테스트 패턴들을 구비하는 반도체 장치
|
