| 1 |
1
기판-상기 기판의 제1 면의 일부에 슬롯이 형성됨-과, 상기 슬롯 위에 수평적으로 배치되는 반도체 칩(chip)과, 상기 슬롯을 감싸는 형태로 배치되며, 상기 제1 면과 상기 제1 면에 대향하는 상기 기판의 제2 면을 관통하는 복수의 비아(via)를 포함하는 반도체 칩 패키지
|
| 2 |
2
제1항에 있어서, 상기 슬롯과 상기 칩은 접착 물질을 이용하여 접착되는반도체 칩 패키지
|
| 3 |
3
제2항에 있어서,상기 접착 물질의 유전율의 값은 상기 칩의 유전율의 값과 상기 기판의 유전율의 값 사이의 범위에 포함되는반도체 칩 패키지
|
| 4 |
4
제2항에 있어서,상기 접착 물질은 열경화성 플라스틱으로 구성되고,상기 기판은 테프론으로 구성되는반도체 칩 패키지
|
| 5 |
5
제1항에 있어서,상기 슬롯 위에 상기 반도체 칩을 배치하기 위해 상기 칩의 후면부의 적어도 일부는 식각되는 반도체 칩 패키지
|
| 6 |
6
제1항에 있어서,상기 반도체 칩은 고주파 집적회로(monolithic microwave integrated circuit)인반도체 칩 패키지
|
| 7 |
7
기판의 제1 면의 적어도 일부를 에칭하여 슬롯을 형성하고, 상기 제1 면과 상기 제1 면에 대향하는 상기 기판의 제2 면을 관통하는 복수의 비아(via)를 형성하는 단계와, 상기 형성된 슬롯에 접착 물질을 도포하는 단계와, 상기 접착 물질이 도포된 슬롯에 반도체 칩을 수평적으로 배치시키는 단계를 포함하고,상기 복수의 비아(via)는 상기 슬롯을 감싸는 형태로 배치된반도체 칩 패키징 방법
|
| 8 |
8
제7항에 있어서,상기 슬롯의 크기는 상기 반도체 칩의 크기에 대응하도록 형성되는 반도체 칩 패키징 방법
|
| 9 |
9
제7항에 있어서,상기 슬롯과 상기 칩은 상기 접착 물질을 이용하여 접착되는반도체 칩 패키징 방법
|
| 10 |
10
제9항에 있어서,상기 접착 물질의 유전율의 값은 상기 칩의 유전율의 값과 상기 기판의 유전율의 값 사이의 범위에 포함되는반도체 칩 패키징 방법
|
| 11 |
11
제9항에 있어서,상기 접착 물질은 열경화성 플라스틱으로 구성되고,상기 기판은 테프론으로 구성되는반도체 칩 패키징 방법
|
| 12 |
12
제7항에 있어서,상기 슬롯 위에 상기 반도체 칩을 배치하기 위해 상기 칩의 후면부의 적어도 일부는 식각되는 반도체 칩 패키징 방법
|
