| 1 |
1
입력 신호와 상기 입력 신호에 기초하여 생성된 피드백 신호를 가산하여 출력하는 가산기;상기 가산기의 출력 신호를 양자화하여 출력한 디지털 출력 신호와 상기 입력 신호의 차이에 상응하는 차동 신호를 출력하는 SAR ADC(Successive Approximation Register Analog Digital Converter); 및상기 SAR ADC의 출력 신호에 대역통과 필터링을 수행하고, 대역통과 필터링의 수행 결과에 따라 상기 피드백 신호를 출력하는 대역통과필터 회로를 포함하고,상기 SAR ADC는,상기 가산기의 출력 신호를 양자화하여 상기 디지털 출력 신호를 출력하는 양자화기; 및상기 양자화기로부터 출력된 상기 디지털 출력 신호를 저장하는 적어도 하나의 커패시터로 구성된 커패시터 모듈을 포함하는, 아날로그-디지털 변환기
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 커패시터 모듈은,상기 적어도 하나의 커패시터에 저장된 상기 디지털 출력 신호와 상기 입력 신호의 차이에 상응하는 상기 차동 신호를 출력하는, 아날로그-디지털 변환기
|
| 5 |
5
제1항에 있어서,상기 대역통과필터 회로는,상기 대역통과필터 회로의 전달함수의 분모에 상응하는 제1회로 구성들과 상기 전달함수의 분자에 상응하는 제2회로 구성들이 서로 분리된 신호 경로를 형성하는, 아날로그-디지털 변환기
|
| 6 |
6
제5항에 있어서,상기 제1회로 구성들은,상기 전달함수의 상기 분모의 항별로 서로 분리된 신호 경로를 형성하는, 아날로그-디지털 변환기
|
| 7 |
7
제5항에 있어서,상기 제2회로 구성들은,상기 전달함수의 상기 분자의 항별로 서로 분리된 신호 경로를 형성하는, 아날로그-디지털 변환기
|
| 8 |
8
제5항에 있어서,상기 제1회로 구성들과 상기 제2회로 구성들에는,증폭기와 딜레이(delay) 중에서 적어도 어느 하나가 포함되는, 아날로그-디지털 변환기
|
| 9 |
9
제5항에 있어서,상기 대역통과필터 회로는,상기 제1회로 구성들과 상기 제2회로 구성들의 출력에 기초하여, 상기 피드백 신호를 생성하기 위한 스위치 회로를 더 포함하는, 아날로그-디지털 변환기
|
| 10 |
10
제9항에 있어서,상기 제1회로 구성들이 구성하는 신호 경로의 입력단에는,상기 스위치 회로의 출력 신호가 피드백되어 입력되는, 아날로그-디지털 변환기
|
| 11 |
11
RF 신호를 수신하는 안테나; 및수신된 상기 RF 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환기를 포함하고,상기 아날로그-디지털 변환기는,입력 신호와 상기 입력 신호에 기초하여 생성된 피드백 신호를 가산하여 출력하는 가산기;상기 가산기의 출력 신호를 양자화하여 출력한 디지털 출력 신호와 상기 입력 신호의 차이에 상응하는 차동 신호를 출력하는 SAR ADC(Successive Approximation Register Analog Digital Converter); 및상기 SAR ADC의 출력 신호에 대역통과 필터링을 수행하고, 대역통과 필터링의 수행 결과에 따라 상기 피드백 신호를 출력하는 대역통과필터 회로를 포함하고,상기 SAR ADC는,상기 가산기의 출력 신호를 양자화하여 상기 디지털 출력 신호를 출력하는 양자화기; 및상기 양자화기로부터 출력된 상기 디지털 출력 신호를 저장하는 적어도 하나의 커패시터로 구성된 커패시터 모듈을 포함하는, 통신 단말
|
| 12 |
12
제11항에 있어서,상기 통신 단말은,수신된 상기 RF 신호를 저잡음 증폭하여 상기 아날로그-디지털 변환기로 입력하는 저잡음 증폭기를 더 포함하는, 통신 단말
|
| 13 |
13
제12항에 있어서,상기 통신 단말은,상기 아날로그-디지털 변환기에 의해 출력된 상기 디지털 출력 신호에서 설정된 주파수 대역만을 필터링하여 출력하는 디지털 필터를 더 포함하는, 통신 단말
|
