| 1 |
1
셀 전원라인과 셀 소스라인 사이에 연결된 복수의 트랜지스터를 구비하는 메모리 셀; 상기 메모리 셀 양단에 연결된 비트라인과 비트라인바를 프리차지(Precharge)하는 프리차지 회로 및 상기 셀 전원라인과 셀 전원전압원을 연결하는 전원전압 트랜지스터 및 상기 셀 소스라인과 셀 소스전압원을 연결하는 소스전압 트랜지스터를 구비하고 라이트(Write) 제어 신호에 대응하여, 상기 프리차지된 비트라인을 상기 셀 소스라인과 연결하고 상기 셀 전원라인을 상기 비트라인바와 연결하는 라이트 어시스트 회로를 포함하고,상기 라이트 어시스트 회로는상기 라이트 제어 신호에 따라 제어되는 상기 전원전압 트랜지스터와 상기 소스전압 트랜지스터의 스위칭 동작을 통해 상기 셀 전원라인과 상기 셀 소스라인을 플로팅(Floating) 시키고, 상기 프리차지된 비트라인을 상기 플로팅된 셀 소스라인과 연결하며, 상기 플로팅된 셀 전원라인을 상기 비트라인바와 연결하는 정적 메모리 장치
|
| 2 |
2
제1항에 있어서, 상기 프리차지 회로는 상기 비트라인 및 상기 비트라인바를 하프 전원전압(VDD/2) 레벨로 프리차지하는 정적 메모리 장치
|
| 3 |
3
제1항에 있어서,상기 메모리 셀은 상기 비트라인과 연결된 제1 액세스 트랜지스터, 상기 비트라인바와 연결된 제2 액세스 트랜지스터, 상기 셀 전원라인과 각각 연결된 제1 풀업 트랜지스터와 제2 풀업 트랜지스터 및 상기 셀 소스라인과 각각 연결된 제1 풀다운 트랜지스터와 제2 풀다운 트랜지스터를 포함하는 정적 메모리 장치
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서, 상기 라이트 어시스트 회로는상기 셀 전원라인과 상기 비트라인 사이에 연결된 제1 선택 트랜지스터와, 상기 비트라인과 상기 셀 소스라인 사이에 연결된 제2 선택 트랜지스터와, 상기 셀 소스라인과 상기 비트라인바 사이에 연결된 제3 선택 트랜지스터 및 상기 비트라인바와 상기 셀 전원라인 사이에 연결된 제4 선택 트랜지스터를 포함하고, 상기 제1 내지 제4 선택 트랜지스터 각각의 스위칭 동작을 통해 상기 프리차지된 비트라인을 상기 플로팅된 셀 소스라인과 연결하고, 상기 플로팅된 셀 전원라인을 상기 비트라인바와 연결하는 정적 메모리 장치
|
| 7 |
7
제1항에 있어서, 상기 라이트 어시스트 회로는상기 셀 전원라인 및 상기 셀 소스라인에 각각 연결되고, 비트 인터리브(Bit-interleave) 동작에 따른 제어신호를 수신하여 열 선택(Column Select)을 위한 스위칭 동작을 수행하는 제1 인터리브 트랜지스터 및 제2 인터리브 트랜지스터를 포함하는 정적 메모리 장치
|
| 8 |
8
제1항에 있어서, 상기 라이트 어시스트 회로는상기 비트라인과 상기 비트라인바와 각각 연결되고, 상기 비트라인의 전압과 상기 비트라인바의 전압을 접지 레벨(Ground Level)로 변경하기 위한 스위칭 동작을 수행하는 제1 접지 트랜지스터 및 제2 접지 트랜지스터를 포함하는 정적 메모리 장치
|
| 9 |
9
프리차지 회로에서 복수의 트랜지스터를 구비하는 메모리 셀의 양단에 연결된 비트라인과 비트라인바를 프리차지(Precharge)하는 단계 및 라이트 어시스트 회로에서 라이트(Write) 제어 신호에 대응하여, 상기 프리차지된 비트라인을 상기 메모리 셀과 연결된 셀 소스라인과 연결하고, 상기 메모리 셀과 연결된 셀 전원라인을 상기 비트라인바와 연결하는 단계를 포함하고,상기 비트라인바와 연결하는 단계는 상기 라이트 어시스트 회로에 구비된 전원전압 트랜지스터와 소스전압 트랜지스터에서 상기 라이트 제어 신호에 따라 제어되는 스위칭 동작을 통해 상기 셀 전원라인과 상기 셀 소스라인을 플로팅(Floating) 시키는 단계 및 상기 라이트 어시스트 회로에 구비된 제1 내지 제4 선택 트랜지스터 각각의 스위칭 동작을 통해 상기 프리차지된 비트라인을 상기 플로팅된 셀 소스라인과 연결하고, 상기 플로팅된 셀 전원라인을 상기 비트라인바와 연결하는 단계를 포함하는 정적 메모리 장치의 제어 방법
|
| 10 |
10
제9항에 있어서, 상기 프리차지하는 단계는 상기 프리차지 회로에서 상기 비트라인 및 상기 비트라인바를 하프 전원전압(VDD/2) 레벨로 프리차지하는 정적 메모리 장치의 제어 방법
|
| 11 |
11
삭제
|
| 12 |
12
제9항에 있어서, 상기 라이트 어시스트 회로에 구비된 제1 내지 제4 선택 트랜지스터 각각의 스위칭 동작을 통해, 상기 프리차지된 비트라인과 상기 플로팅된 셀 소스라인 사이의 연결을 해제하고 상기 플로팅된 셀 전원라인과 상기 비트라인바 사이의 연결을 해제하는 단계 및 상기 라이트 어시스트 회로에 구비된 제1 접지 트랜지스터 및 제2 접지 트랜지스터의 스위칭 동작을 통해 상기 비트라인의 전압과 상기 비트라인바의 전압을 접지 레벨(Ground Level)로 변경하는 단계를 더 포함하는 정적 메모리 장치의 제어 방법
|
