| 1 |
1
제1 입력 배선이 형성되고, 외부로 연장된 제1 레이어;상기 제1 레이어와 평행하게 이격되고, 제2 입력 배선이 형성된 적어도 하나의 제2 레이어; 상기 제1 및 제2 레이어에 대해 수직으로, 상기 제1 및 제2 입력 배선을 전기적으로 연결하는 적어도 하나의 모놀로식 안티티어 비아; 및상기 제1 레이어와 상기 적어도 하나의 제2 레이어 각각에, 동일한 격자 패턴으로 배치되는 복수의 3상태 버퍼들을 포함하고, 상기 복수의 3상태 버퍼들 각각에서는 상기 제1 및 제2 입력 배선 중 하나의 입력 배선, 하나의 출력 배선 및 상기 적어도 하나의 모놀로식 안티티어 비아 중 하나의 모놀로식 안티티어 비아가 교차되는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제1 입력 배선을 따라 일단에 위치하는 하나의 입력 드라이버; 및 상기 복수의 3상태 버퍼들과 연결된 복수의 출력 배선들을 따라 일단에 위치하는 복수의 출력 드라이버를 더 포함하고, 상기 하나의 입력 드라이버는, 상기 제1 입력 배선을 통해 상기 복수의 3상태 버퍼들과 연결된 복수의 입력 배선들을 한번에 활성화시키는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 4 |
4
제3항에 있어서, 상기 복수의 출력 드라이버들을 서로 연결시키는 외부 모놀로식 안티티어 비아를 더 포함하는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 5 |
5
제1항에 있어서, 상기 적어도 하나의 모놀로식 안티티어 비아의 개수는 상기 복수의 3상태 버퍼들의 개수에 대응되는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 6 |
6
제1 출력 배선이 형성된 제1 레이어;상기 제1 레이어와 평행하게 이격되고, 제2 출력 배선이 형성된 적어도 하나의 제2 레이어; 상기 제1 및 제2 레이어에 대해 수직으로, 상기 제1 및 제2 출력 배선을 전기적으로 연결하는 적어도 하나의 모놀로식 안티티어 비아; 및상기 제1 레이어와 상기 적어도 하나의 제2 레이어 각각에, 동일한 격자 패턴으로 배치되는 복수의 3상태 버퍼들을 포함하고, 상기 복수의 3상태 버퍼들 각각에서는 상기 제1 및 제2 출력 배선 중 하나의 출력 배선, 하나의 입력 배선 및 상기 적어도 하나의 모놀로식 안티티어 비아 중 하나의 모놀로식 안티티어 비아가 교차되는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서,상기 제1 출력 배선을 따라 일단에 위치하는 하나의 출력 드라이버; 및 상기 복수의 3상태 버퍼들과 연결된 복수의 입력 배선들을 따라 일단에 위치하는 복수의 입력 드라이버를 더 포함하고, 상기 하나의 출력 드라이버는, 상기 제1 출력 배선을 통해 상기 복수의 3상태 버퍼들과 연결된 복수의 출력 배선들을 한번에 활성화시키는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 9 |
9
제8항에 있어서, 상기 복수의 입력 드라이버들을 서로 연결시키는 외부 모놀로식 안티티어 비아를 더 포함하는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
| 10 |
10
제6항에 있어서, 적어도 하나의 모놀로식 안티티어 비아의 개수는 상기 복수의 3상태 버퍼들의 개수에 대응되는, 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛
|
