| 1 |
1
복수의 트랜지스터를 포함하는 디지털 난수 생성 장치로서,입력되는 챌린지 신호에 의해 상기 디지털 난수 생성 장치의 동작 특성이 정의되어 상기 챌린지 신호에 대응되는 응답 신호를 생성하며,상기 챌린지 신호는 상기 각 트랜지스터의 바디 전압으로 인가되어 상기 챌린지 신호에 따라 상기 디지털 난수 생성 장치의 동작 특성이 재구성됨으로써 복수의 챌린지-응답 페어(CRP: Challenge-Response Pairs)를 갖도록 구성되는 것을 특징으로 하는, 디지털 난수 생성 장치
|
| 2 |
2
제1항에 있어서,상기 챌린지 신호에 의해 선택되는 트랜지스터 간의 조합에 따라 상기 디지털 난수 생성 장치의 동작 특성이 재구성되어 상기 복수의 챌린지-응답 페어가 형성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 3 |
3
제1항에 있어서,상기 복수의 트랜지스터는 제1 인버터부 및 제2 인버터부를 구성하되, 상기 제1 인버터부의 입력과 상기 제2 인버터부의 출력은 공통 접속되고, 상기 제1 인버터부의 출력과 상기 제2 인버터부의 입력은 공통 접속됨으로써 상기 제1 및 제2 인버터부는 상호 교차 결합되고,상기 제1 인버터부로 입력되는 제1 챌린지 신호는 상기 제1 인버터부에 포함되는 트랜지스터의 바디 전압으로 인가되도록 구성되고, 상기 제2 인버터부로 입력되는 제2 챌린지 신호는 상기 제2 인버터부에 포함되는 트랜지스터의 바디 전압으로 인가되도록 구성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 4 |
4
제3항에 있어서,상기 제1 및 제2 인버터부는 각각, 상호 간에 병렬 접속되는 복수의 인버터를 포함하는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 5 |
5
제4항에 있어서,상기 제1 챌린지 신호는 상기 제1 인버터부에 포함된 인버터의 PMOS 및 NMOS의 각 바디 전압으로 인가되고, 상기 제2 챌린지 신호는 상기 제2 인버터부에 포함된 인버터의 PMOS 및 NMOS의 각 바디 전압으로 인가되며,상기 제1 챌린지 신호에 의해 선택된 인버터, 및 상기 제2 챌린지 신호에 의해 선택된 인버터 간의 조합에 따라 상기 디지털 난수 생성 장치의 동작 특성이 재구성되어 상기 복수의 챌린지-응답 페어가 형성되는 것을 특징으로 하는, 디지털 난수 생성 장치
|
| 6 |
6
제4항에 있어서,상기 제1 챌린지 신호에 의해 선택된 인버터, 및 상기 제2 챌린지 신호에 의해 선택된 인버터 간의 교차 결합이 대칭적으로 유지될 수 있도록, 최초 입력된 챌린지 신호에 대한 전처리를 통해 상기 제1 및 제2 챌린지 신호가 생성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 7 |
7
제6항에 있어서,상기 제1 챌린지 신호에 의해 선택되는 인버터의 수와, 상기 제2 챌린지 신호에 의해 선택되는 인버터의 수는 동일한 것을 특징으로 하는 디지털 난수 생성 장치
|
| 8 |
8
복수의 트랜지스터를 포함하며, 입력되는 챌린지 신호에 의해 그 동작 특성이 정의되어 상기 챌린지 신호에 대응되는 응답 신호를 생성함으로써 복수의 챌린지-응답 페어(CRP: Challenge-Response Pairs)를 갖도록 구성되는 퍼프 어레이(PUF(Physical Unclonable Function) Array); 및상기 퍼프 어레이를 동작시키기 위한 인에이블 신호를 생성하여 상기 퍼프 어레이로 입력하는 제어기;를 포함하고,상기 퍼프 어레이는, 상기 제어기로부터 인에이블 신호가 입력되면, 상기 챌린지 신호를 상기 복수의 트랜지스터를 통해 입력받아 응답 신호를 생성하는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 9 |
9
제8항에 있어서,상기 퍼프 어레이로 입력되는 챌린지 신호는 상기 퍼프 어레이에 포함되는 각 트랜지스터의 바디 전압으로 인가되도록 구성됨으로써 상기 챌린지 신호에 따라 상기 퍼프 어레이의 동작 특성이 재구성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 10 |
10
제8항에 있어서,최초 입력되는 챌린지 신호에 대한 전처리를 통해 제1 및 제2 챌린지 신호를 생성하여 상기 퍼프 어레이로 입력하는 챌린지 전처리기;를 더 포함하고,상기 복수의 트랜지스터는 제1 인버터부 및 제2 인버터부를 구성하되, 상기 제1 인버터부의 입력과 상기 제2 인버터부의 출력은 공통 접속되고, 상기 제1 인버터부의 출력과 상기 제2 인버터부의 입력은 공통 접속됨으로써 상기 제1 및 제2 인버터부는 상호 교차 결합되며,상기 제1 챌린지 신호는 상기 제1 인버터부에 포함되는 트랜지스터의 바디 전압으로 인가되도록 구성되고, 상기 제2 챌린지 신호는 상기 제2 인버터부에 포함되는 트랜지스터의 바디 전압으로 인가되도록 구성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 11 |
11
제10항에 있어서,상기 제1 챌린지 신호는 상기 제1 인버터부에 포함된 인버터의 PMOS 및 NMOS의 각 바디 전압으로 인가되고, 상기 제2 챌린지 신호는 상기 제2 인버터부에 포함된 인버터의 PMOS 및 NMOS의 각 바디 전압으로 인가되며,상기 제1 챌린지 신호에 의해 선택된 인버터, 및 상기 제2 챌린지 신호에 의해 선택된 인버터 간의 조합에 따라 상기 퍼프 어레이의 동작 특성이 재구성되어 상기 복수의 챌린지-응답 페어가 형성되는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 12 |
12
제8항에 있어서,상기 퍼프 어레이의 각 행(row)에 입력되어 상기 퍼프 어레이에 의해 생성되는 응답 신호를 출력하기 위한 워드라인(W/L: Word Line) 신호를 생성하는 행 디코더(Row Decorder); 및상기 행 디코더에 의해 생성된 워드라인 신호를 상기 퍼프 어레이로 드라이빙하는 워드라인 드라이버(W/L Driver);를 더 포함하는 것을 특징으로 하는 디지털 난수 생성 장치
|
| 13 |
13
제12항에 있어서,상기 제어기는, 입력되는 클록 신호를 기반으로 상기 행 디코더에 의해 생성된 워드라인 신호가 상기 퍼프 어레이로 입력되는 타이밍을 지연시키기 위한 지연 클록 신호를 생성하고,상기 워드라인 드라이버는, 상기 행 디코더에 의해 생성된 워드라인 신호를 상기 제어기에 의해 생성된 지연 클락 신호에 동기화하여 상기 퍼프 어레이로 입력하는 것을 특징으로 하는 디지털 난수 생성 장치
|
