| 1 |
1
메모리 셀 및 상기 메모리 셀에 결합하여 상기 메모리 셀을 선택하기 위한 선택 소자를 포함하는 메모리 소자로서,상기 선택 소자는,제 1 전극;상기 제 1 전극 상에 형성되고, NbO2를 포함하는 스위치 층;상기 스위치 층 상에 형성되고, NbOx (0 003c# x 003c# 2 임)를 포함하는 제 1 산화 방지 층;상기 제 1 산화 방지 층 상에 형성된 제 2 전극; 및상기 제 1 산화 방지 층과 상기 제 2 전극 사이에 형성되고, 초기 제 1 산화 방지 층 또는 상기 스위치 층의 비격자 산소와 반응하여 상기 스위치 층의 산화를 방지하며, NbOy (0 003c# y 003c# 2 임)를 포함하는 제 1 산화 층을 포함하고,상기 제 1 산화 층의 산소 조성비는 상기 제 1 산화 방지 층의 산소 조성비보다 높은 메모리 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 1 산화 층은 상기 제 1 산화 방지 층보다 더 큰 Nb4+ XPS 피크를 가지는 메모리 소자
|
| 3 |
3
제 1 항에 있어서,상기 스위치 층, 상기 제 1 산화 방지 층 및 상기 제 1 산화 층의 두께의 합은 15 nm 내지 35 nm인 메모리 소자
|
| 4 |
4
제 1 전극;상기 제 1 전극 상에 형성되고, NbO2를 포함하는 스위치 층;상기 스위치 층 상에 형성되고, NbOx (0 003c# x 003c# 2 임)를 포함하는 제 1 산화 방지 층;상기 제 1 산화 방지 층 상에 형성되고, NbOy (0 003c# y 003c# 2 임)를 포함하는 제 1 산화 층;상기 제 1 산화 층 상에 형성된 제 2 전극;상기 제 1 전극과 상기 스위치 층 사이에 형성되고, NbOx (0 003c# x 003c# 2 임)를 포함하는 제 2 산화 방지 층; 및상기 제 2 산화 방지 층과 상기 제 1 전극 사이에 형성되고, NbOy (0 003c# y 003c# 2 임)를 포함하는 제 2 산화 층을 포함하는 선택 소자
|
| 5 |
5
제 4 항에 있어서,상기 제 2 산화 층은 상기 제 2 산화방지 층보다 더 큰 Nb4+ XPS 피크를 가지는 선택 소자
|
| 6 |
6
제 5 항에 있어서,상기 제 1 산화 방지 층, 상기 제 1 산화 층, 상기 스위치 층, 상기 제 2 산화 방지 층 및 상기 제 2 산화 층의 두께의 합은 15 nm 내지 35nm인 선택 소자
|
| 7 |
7
제 4 항에 있어서,상기 스위치 층은 루타일(rutile) 결정질 상을 가지는 선택 소자
|
| 8 |
8
메모리 셀 및 상기 메모리 셀에 결합하여 상기 메모리 셀을 선택하기 위한 선택 소자를 포함하는 메모리 소자의 제조 방법으로서,상기 선택 소자를 형성하는 단계는,제 1 전극을 형성하는 단계;상기 제 1 전극 상에 NbO2를 포함하는 스위치 층을 형성하는 단계;상기 스위치 층 상에 NbOz (0 003c# z 003c# 2 임)를 포함하는 초기 제 1 산화 방지 층을 형성하는 단계;상기 초기 제 1 산화 방지 층 상에 제 2 전극을 형성하는 단계; 및상기 스위치 층 및 초기 제 1 산화 방지 층을 어닐링하여, 상기 스위치 층 및 초기 제 1 산화 방지 층이 비정질 상태에서 결정질 상태로 변화하여 형성되는 Nb 함유 박막과 상기 Nb 함유 박막 상부에 NbOy (0 003c# y 003c# 2 임)를 포함하는 제 1 산화 층을 형성하는 단계를 포함하고,상기 초기 제 1 산화 방지 층 또는 상기 스위치 층의 비격자 산소가 상기 초기 제 1 산화 방지 층의 상부와 반응하여 상기 스위치 층의 산화를 방지하(는)며, 상기 제 1 산화 층의 산소 조성비는 상기 제 1 산화 방지 층의 산소 조성비보다 높은 메모리 소자의 제조 방법
|
| 9 |
9
제 8 항에 있어서,상기 초기 제 1 산화 방지 층은 직류 마그네트론 스퍼터링(DS magnetron sputtering)에 의하여 산소 분압(PO2) 0 %의 조건에서 증착되는 메모리 소자의 제조 방법
|
| 10 |
10
제 8 항에 있어서,상기 스위치 층은 직류 마그네트론 스퍼터링(DS magnetron sputtering)에 의하여 산소 분압(PO2) 2 % 내지 5 %의 조건에서 증착되는 메모리 소자의 제조 방법
|
| 11 |
11
제 8 항에 있어서상기 Nb 함유 박막의 상부에 외부로부터 유입된 산소, 상기 스위치 층 내부의 제 1 비격자 산소 및 상기 초기 제 1 산화 방지 층 내부에 존재하던 제 2 비격자 산소 중 적어도 어느 한 종류의 산소가 상기 초기 제 1 산화 방지 층의 상부와 반응하여 제 1 산화 층을 형성하는 메모리 소자의 제조 방법
|
| 12 |
12
제 8 항에 있어서상기 제 1 전극과 상기 스위치 층 사이에 NbOz (0 003c# z 003c# 2 임)을 포함하는 초기 제 2 산화 방지 층을 형성하는 단계를 더 포함하는 메모리 소자의 제조 방법
|
| 13 |
13
제 1 전극을 형성하는 단계;상기 제 1 전극 상에 NbOz (0 003c# z 003c# 2 임)를 포함하는 초기 제 2 산화 방지 층을 형성하는 단계;상기 초기 제 2 산화 방지 층 상에 NbO2를 포함하는 스위치 층을 형성하는 단계;상기 스위치 층 상에 NbOz (0 003c# z 003c# 2 임)를 포함하는 초기 제 1 산화 방지 층을 형성하는 단계;상기 초기 제 1 산화 방지 층 상에 제 2 전극을 형성하는 단계; 및상기 스위치 층, 초기 제 1 산화 방지 층 및 상기 초기 제 2 산화 방지 층을 어닐링하여 상기 스위치 층, 초기 제 1 산화 방지 층 및 상기 초기 제 2 산화 방지 층이 비정질 상태에서 결정질 상태로 변화하여 형성되는 Nb 함유 박막을 형성하는 단계를 포함하며,상기 Nb 함유 박막의 상부에 외부로부터 유입된 산소, 상기 스위치 층 내부의 제 1 비격자 산소 및 상기 초기 제 1 산화 방지 층 내부에 존재하던 제 2 비격자 산소 중 적어도 어느 한 종류의 산소가 상기 초기 제 1 산화 방지 층의 상부와 반응하여 NbOy (0 003c# y 003c# 2 임)를 포함하는 제 1 산화 층을 형성하고,상기 Nb 함유 박막의 하부에 외부로부터 유입된 산소, 상기 스위치 층 내부의 제 1 비격자 산소 및 상기 초기 제 2 산화 방지 층 내부에 존재하던 제 3 비격자 산소 중 적어도 어느 한 종류의 산소가 상기 초기 제 2 산화 방지 층의 하부와 반응하여 NbOy (0 003c# y 003c# 2 임)를 포함하는 제 2 산화 층을 형성하는 선택 소자의 제조 방법
|
| 14 |
14
제 13 항에 있어서,상기 초기 제 1 산화 방지 층을 형성하는 단계는 인-시츄(in-situ) 공정에 의해 수행되는 선택 소자의 제조 방법
|
| 15 |
15
제 13 항에 있어서,상기 초기 제 1 산화 방지 층은 10 nm 내지 15 nm의 두께로 형성되는 선택 소자의 제조 방법
|
| 16 |
16
제 13 항에 있어서,상기 어닐링은 650 ℃ 내지 750 ℃의 온도 범위에서 수행되는 선택 소자의 제조 방법
|
| 17 |
17
제 4 항에 있어서,상기 제 1 산화 층은 상기 제 1 산화 방지 층보다 더 큰 Nb4+ XPS 피크를 가지는 선택 소자
|
| 18 |
18
제 4 항에 있어서,상기 스위치 층, 상기 제 1 산화 방지 층 및 상기 제 1 산화 층의 두께의 합 은 15 nm 내지 35 nm인 선택 소자
|
| 19 |
19
제 13 항에 있어서,상기 초기 제 1 산화 방지 층은 직류 마그네트론 스퍼터링(DS magnetron sputtering)에 의하여 산소 분압(PO2) 0 %의 조건에서 증착되는 선택 소자의 제조 방법
|
| 20 |
20
제 13 항에 있어서,상기 스위치 층은 직류 마그네트론 스퍼터링(DS magnetron sputtering)에 의 하여 산소 분압(PO2) 2 % 내지 5 %의 조건에서 증착되는 선택 소자의 제조 방법
|
