| 1 |
1
다중 주파수 대역의 신호를 수신하는 수신기의 동작 방법으로서,상기 수신기는 하나의 ADC(analogue to digital converter), 제어부 및 하나 이상의 신호 추출부를 포함하고,상기 ADC가 아날로그 형태의 제1 다중 대역 신호를 디지털 형태의 제2 다중 대역 신호로 변환하는 단계;상기 ADC가 상기 제2 다중 대역 신호를 상기 하나 이상의 신호 추출부에 전송하는 단계;상기 하나 이상의 신호 추출부 중 제1 신호 추출부가 상기 제2 다중 대역 신호로부터 제1 경로 신호와 제2 경로 신호를 발생시키는 단계; 및상기 제1 신호 추출부가 상기 제1 및 제2 경로 신호 간의 지연(delay) 차이를 이용하여 제1 대역 신호를 추출하는 단계를 포함하며,상기 제2 다중 대역 신호는 하나 이상의 대역 신호로 구성되고, 상기 제1 경로 신호는 상기 제2 다중 대역 신호의 지연 없이 다운 샘플링한 신호이고, 상기 제2 경로 신호는 상기 제2 다중 대역 신호를 지연시킨 후에 다운 샘플링한 신호인, 수신기의 동작 방법
|
| 2 |
2
청구항 1에 있어서,상기 제1 대역 신호를 추출하는 단계는,상기 제1 신호 추출부가 상기 제2 다중 대역 신호를 다운 샘플링하여 상기 제1 경로 신호를 발생시키는 단계;상기 제1 신호 추출부가 상기 제2 다중 대역 신호를 지연시키는 단계;상기 제1 신호 추출부가 상기 지연된 제2 다중 대역 신호를 다운 샘플링하여 상기 제2 경로 신호를 발생시키는 단계;상기 제1 신호 추출부의 제1 디지털 필터가 상기 제1 경로 신호를 필터링 하는 단계;상기 제1 신호 추출부의 제2 디지털 필터가 상기 제2 경로 신호를 필터링 하는 단계; 및상기 제1 디지털 필터의 필터링 결과 및 제2 디지털 필터의 필터링 결과를 가산하여 제2 대역 신호를 제거하는 단계를 포함하는, 수신기의 동작 방법
|
| 3 |
3
청구항 2에 있어서,상기 제1 대역 신호를 추출하는 단계는,상기 제1 신호 추출부가 상기 제2 다중 대역 신호를 지연시키기 전에,상기 제1 신호 추출부가 상기 제어부로부터 상기 제2 경로 신호의 지연 값을 제공받는 단계를 더 포함하고,상기 제1 신호 추출부는 상기 지연 값만큼 상기 제2 다중 대역 신호를 지연시키고, 상기 지연 값은 상기 제1 디지털 필터의 필터링 결과 및 제2 디지털 필터의 필터링 결과를 가산한 값에서 제3 대역 신호의 크기를 0으로 만드는 값인, 수신기의 동작 방법
|
| 4 |
4
청구항 2에 있어서,상기 제1 디지털 필터 및 제2 디지털 필터의 계수는,상기 ADC의 샘플링율, 상기 제1 신호 추출부의 다운 샘플링율, 상기 제1 다중 대역 신호를 구성하는 제1 내지 제3 대역 아날로그 신호의 중심 주파수 및 상기 제1 내지 제3 대역 신호의 주파수 대역 위치 인덱스(index) 중 적어도 어느 하나에 의해 결정되고,상기 제1 내지 제3 대역 신호는 각각 상기 제1 내지 제3 대역 아날로그 신호가 상기 ADC에 의해 변환된 것인, 수신기의 동작 방법
|
| 5 |
5
청구항 3에 있어서,상기 수신기의 동작 방법은,상기 하나 이상의 신호 추출부 중 제2 신호 추출부가 상기 제2 다중 대역 신호로부터 상기 제1 및 상기 제2 경로 신호를 발생시키는 단계;상기 제1 및 제2 경로 신호 간의 지연 차이를 이용하여 제2 대역 신호를 추출하는 단계;상기 하나 이상의 신호 추출부 중 제3 신호 추출부가 상기 제2 다중 대역 신호로부터 상기 제1 및 제2 경로 신호를 발생시키는 단계; 및상기 제1 및 제2 경로 신호 간의 지연 차이를 이용하여 제3 대역 신호를 추출하는 단계를 더 포함하는, 수신기의 동작 방법
|
| 6 |
6
청구항 4에 있어서,상기 제1 내지 제3 대역 신호의 주파수 대역 위치 인덱스는,이고,상기 round(x)는 x 값의 반올림 값을 의미하고, 상기 fcn은 제n 대역 아날로그 신호의 중심 주파수를 의미하고, 상기 fs는 상기 ADC의 샘플링율을 의미하고, 그리고 상기 N은 상기 제1 신호 추출부의 다운 샘플링율을 의미하는, 수신기의 동작 방법
|
| 7 |
7
청구항 1에 있어서,상기 제1 신호 추출부는,제1 데시메이터(decimator), 제2 데시메이터를 포함하고,상기 제1 데시메이터가 상기 제1 경로 신호를 발생시키고, 상기 제2 데시메이터는 상기 제어부로부터 수신된 지연 값을 이용하여 상기 제2 경로 신호를 발생시키는, 수신기의 동작 방법
|
| 8 |
8
청구항 7에 있어서,상기 제1 데시메이터 및 제2 데시메이터는 샘플링율을 1/N배가 되도록 하는 동일한 다운 샘플링율 N을 가지고,상기 제1 데시메이터는 N개의 샘플마다 제일 먼저 위치한 샘플#0을 취함으로써 상기 제1 경로 신호를 발생시키고, 상기 제2 데시메이터는 N개의 샘플마다 상기 샘플#0보다 상기 제어부로부터 수신된 지연 값 D에 해당하는 만큼 뒤에 위치한 샘플#D를 취함으로써 상기 제2 경로 신호를 발생시키는, 수신기의 동작 방법
|
| 9 |
9
청구항 1에 있어서,상기 수신기는 안테나 및 아날로그 대역 통과 필터를 더 포함하고,상기 다중 대역 아날로그 신호는 제1 내지 제3 대역 아날로그 신호로 구성되고,상기 수신기의 동작 방법은, 상기 ADC가 아날로그 형태의 제1 다중 대역 신호를 디지털 형태의 제2 다중 대역 신호로 변환하는 단계 전에,상기 안테나가 상기 제1 내지 제3 대역 아날로그 신호를 수신하는 단계;상기 제1 내지 제3 대역 아날로그 신호가 상기 제1 내지 제3 대역 아날로그 신호의 대역폭만큼의 통과대역을 가지는 상기 아날로그 대역 통과 필터에 의해 필터링 되는 단계;상기 필터링 된 제1 내지 제3 대역 아날로그 신호가 더해지고, 상기 제1 내지 제3 대역 아날로그 신호가 더해진 상기 다중 대역 아날로그 신호가 상기 ADC에 전송되는 단계를 더 포함하는, 수신기의 동작 방법
|
| 10 |
10
청구항 3에 있어서,상기 제1 디지털 필터 및 상기 제2 디지털 필터의 주파수 응답은 각각 아래 식을 만족하도록 결정되며,상기 fs는 상기 ADC의 샘플링율을 의미하고, 그리고 상기 N은 상기 제1 신호 추출부의 다운 샘플링율을 의미하고, 상기 f`s는 다운 샘플링된 샘플링율을 의미하고, D1은 상기 제어부로부터 수신된 상기 제2 경로 신호의 상기 지연 값을 의미하고, n1, n2 및 n3은 각각 상기 제1 내지 제3 대역 신호의 주파수 대역 위치 인덱스를 의미하는, 수신기의 동작 방법
|
| 11 |
11
청구항 10에 있어서,상기 D1은 아래식을 만족하도록 결정되는,수신기의 동작 방법
|
| 12 |
12
다중 주파수 대역의 신호를 수신하는 수신기로서,아날로그 형태의 제1 다중 대역 신호를 디지털 형태의 제2 다중 대역 신호로 변환하고, 상기 제2 다중 대역 신호를 하나 이상의 신호 추출부에 각각 전송하는 ADC(analogue to digital converter);상기 제2 다중 대역 신호로부터 제1 경로 신호와 제2 경로 신호를 발생시키고, 상기 제1 및 제2 경로 신호 간의 지연(delay) 차이를 이용하여 제1 대역 신호를 추출하는, 상기 하나 이상의 신호 추출부 중 하나인 제1 신호 추출부를 포함하며,상기 제2 다중 대역 신호는 하나 이상의 대역 신호로 구성되고, 상기 제1 경로 신호는 상기 제2 다중 대역 신호의 지연 없이 다운 샘플링한 신호이고, 그리고 상기 제2 경로 신호는 상기 제2 다중 대역 신호를 지연시킨 후에 다운 샘플링한 신호인, 수신기
|
| 13 |
13
청구항 12에 있어서,상기 제1 신호 추출부는, 제1 디지털 필터 및 제2 디지털 필터를 포함하며,상기 제2 다중 대역 신호를 다운 샘플링하여 상기 제1 경로 신호를 발생시키고, 상기 제1 신호 추출부가 상기 제2 다중 대역 신호를 지연시키고, 상기 제1 신호 추출부가 상기 지연된 제2 다중 대역 신호를 다운 샘플링하여 상기 제2 경로 신호를 발생시키고, 상기 제1 디지털 필터가 상기 제1 경로 신호를 필터링 하고, 상기 제2 디지털 필터가 상기 제2 경로 신호를 필터링 하고, 그리고 상기 제1 디지털 필터의 필터링 결과 및 제2 디지털 필터의 필터링 결과를 가산하여 제2 대역 신호를 제거하는, 수신기
|
| 14 |
14
청구항 13에 있어서,상기 수신기는 제어부를 더 포함하고,상기 제1 신호 추출부는,상기 제2 다중 대역 신호를 지연시키기 전에, 상기 제어부로부터 상기 제2 경로 신호의 지연 값을 제공받고, 그리고 상기 지연 값만큼 상기 제2 다중 대역 신호를 지연시키며,상기 지연 값은 상기 제1 디지털 필터의 필터링 결과 및 제2 디지털 필터의 필터링 결과를 가산한 값에서 제3 대역 신호의 크기를 0으로 만드는 값인 수신기
|
| 15 |
15
청구항 13에 있어서,상기 제1 디지털 필터 및 제2 디지털 필터의 계수는,상기 ADC의 샘플링율, 상기 제1 신호 추출부의 다운 샘플링율, 상기 제1 다중 대역 신호를 구성하는 제1 내지 제3 대역 아날로그 신호의 중심 주파수 및 상기 제1 내지 제3 대역 신호의 주파수 대역 위치 인덱스(index) 중 적어도 어느 하나에 의해 결정되고,상기 제1 내지 제3 대역 신호는 각각 상기 제1 내지 제3 대역 아날로그 신호가 상기 ADC에 의해 변환된 것인, 수신기
|
| 16 |
16
청구항 14에 있어서,상기 수신기는,상기 제2 다중 대역 신호로부터 상기 제1 및 제2 경로 신호를 발생시키고, 상기 제1 및 제2 경로 신호 간의 지연 차이를 이용하여 제2 대역 신호를 추출하는, 상기 하나 이상의 신호 추출부 중 하나인 제2 신호 추출부; 및상기 제2 다중 대역 신호로부터 상기 제1 및 제2 경로 신호를 발생시키고, 상기 제1 및 제2 경로 신호 간의 지연 차이를 이용하여 제3 대역 신호를 추출하는, 상기 하나 이상의 신호 추출부 중 하나인 제3 신호 추출부를 포함하는, 수신기
|
| 17 |
17
청구항 15에 있어서,상기 제1 내지 제3 대역 신호의 주파수 대역 위치 인덱스는,이고,상기 round(x)는 x 값의 반올림 값을 의미하고, 상기 fcn은 제n 대역 아날로그 신호의 중심 주파수를 의미하고, 상기 fs는 상기 ADC의 샘플링율을 의미하고, 그리고 상기 N은 상기 제1 신호 추출부의 다운 샘플링율을 의미하는, 수신기
|
| 18 |
18
청구항 12에 있어서,상기 제1 신호 추출부는,제1 데시메이터(decimator), 제2 데시메이터를 포함하고,상기 제1 데시메이터가 상기 제1 경로 신호를 발생시키고, 상기 제2 데시메이터는 상기 제어부로부터 수신된 지연 값을 이용하여 상기 제2 경로 신호를 발생시키는, 수신기
|
| 19 |
19
청구항 18에 있어서,상기 제1 데시메이터 및 제2 데시메이터는 샘플링율을 1/N배가 되도록 하는 동일한 다운 샘플링율 N을 가지고,상기 제1 데시메이터는 N개의 샘플마다 제일 먼저 위치한 샘플#0을 취함으로써 상기 제1 경로 신호를 발생시키고, 상기 제2 데시메이터는 N개의 샘플마다 상기 샘플#0보다 상기 제어부로부터 수신된 지연 값 D에 해당하는 만큼 뒤에 위치한 샘플#D를 취함으로써 상기 제2 경로 신호를 발생시키는, 수신기
|
| 20 |
20
청구항 12에 있어서,상기 다중 대역 아날로그 신호는 제1 내지 제3 대역 아날로그 신호로 구성되고,상기 수신기는,상기 제1 내지 제3 대역 아날로그 신호를 수신하는 안테나; 및상기 제1 내지 제3 대역 아날로그 신호를 상기 제1 내지 제3 대역 아날로그 신호의 대역폭만큼의 통과대역으로 필터링하고, 상기 필터링 된 제1 내지 제3 대역 아날로그 신호를 더하고, 상기 제1 내지 제3 대역 아날로그 신호가 더해진 상기 다중 대역 아날로그 신호를 상기 ADC에 전송하는 아날로그 대역 통과 필터를 더 포함하는, 수신기
|
