| 1 |
1
다수의 병렬 데이터와 다위상 클록 신호를 연산하여 다수의 지연 클록 신호와 다수의 동기 데이터 신호를 출력하는 클록 데이터 연산부; 및상기 다수의 지연 클록 신호와 상기 다수의 동기 데이터 신호를 직렬 데이터 신호로 변환하여 출력하는 멀티플렉서를 포함하되,상기 다수의 지연 클록 신호와 상기 다수의 동기 데이터 신호는 일대일로 대응하며 대응하는 신호끼리 위상이 정렬되는 데이터 직렬화 회로
|
| 2 |
2
청구항 1에 있어서, 상기 클록 데이터 연산부는 다수의 연산부를 포함하되, 상기 다수의 연산부 중 어느 하나의 연산부는상기 다수의 병렬 데이터 중 어느 하나의 데이터 신호와 상기 다위상 클록 신호 중 어느 하나의 클록 신호를 연산하여 상기 다수의 동기 데이터 신호 중 어느 하나의 동기 데이터 신호를 생성하는 동기 데이터 생성 회로 및상기 어느 하나의 클록 신호를 지연하여 상기 다수의 지연 클록 신호 중 어느 하나의 지연 클록 신호를 생성하는 지연 회로를 포함하고,상기 어느 하나의 지연 클록 신호와 상기 어느 하나의 동기 데이터 신호는 위상이 정렬되는 데이터 직렬화 회로
|
| 3 |
3
청구항 2에 있어서, 상기 동기 데이터 생성 회로는 상기 어느 하나의 클록 신호와 상기 어느 하나의 데이터 신호를 AND 연산하여 상기 어느 하나의 동기 데이터 신호를 생성하는 데이터 직렬화 회로
|
| 4 |
4
청구항 3에 있어서, 상기 동기 데이터 생성 회로는상기 어느 하나의 클록 신호가 게이트에 인가되고 소스가 전원에 연결된 PMOS 트랜지스터;상기 어느 하나의 클록 신호가 게이트에 인가되고 드레인이 상기 PMOS 트랜지스터의 드레인에 연결되는 제 1 NMOS 트랜지스터;상기 어느 하나의 데이터 신호가 게이트에 인가되고 드레인이 상기 제 1 NMOS 트랜지스터의 소스에 연결되고 소스가 접지된 제 2 NMOS 트랜지스터; 및상기 PMOS 트랜지스터의 드레인 신호를 반전하여 상기 어느 하나의 동기 데이터 신호를 출력하는 인버터를 포함하는 데이터 직렬 회로
|
| 5 |
5
청구항 1에 있어서, 상기 멀티플렉서는전원과 출력단 사이에 연결된 풀업 회로 및출력단과 접지 사이에 연결된 풀다운 회로를 포함하되,상기 풀업 회로는 저항을 포함하며 트랜지스터를 포함하지 않는 데이터 직렬 회로
|
| 6 |
6
청구항 5에 있어서, 상기 풀업 회로는 상기 저항에 직렬 연결된 인덕터를 더 포함하는 데이터 직렬 회로
|
| 7 |
7
청구항 5에 있어서, 상기 풀다운 회로는 다수의 서브 풀다운 회로를 포함하고 상기 다수의 서브 풀다운 회로 중 어느 하나의 서브 풀다운 회로는상기 다수의 지연 클록 신호 중 어느 하나의 지연 클록 신호와 상기 다수의 동기 데이터 신호 중 어느 하나의 동기 데이터 신호가 모두 하이 레벨인 경우 상기 출력단을 풀다운하는 데이터 직렬 회로
|
| 8 |
8
청구항 7에 있어서, 상기 어느 하나의 서브 풀다운 회로는상기 출력단과 접지 사이에 직렬 연결되며 게이트에 상기 어느 하나의 지연 클록 신호가 인가되는 NMOS 트랜지스터와 게이트에 상기 어느 하나의 동기 데이터 신호가 인가되는 NMOS 트랜지스터를 포함하는 데이터 직렬 회로
|
| 9 |
9
청구항 8에 있어서, 상기 어느 하나의 동기 데이터 신호는 상기 다위상 클록 신호 중 제 1 위상을 갖는 제 1 클록 신호와 상기 다수의 병렬 데이터 신호 중 제 1 데이터 신호로부터 생성된 것이고, 상기 어느 하나의 지연 클록 신호는 상기 다위상 클록 신호 중 상기 제 1 위상 다음의 제 2 위상을 갖는 제 2 클록 신호를 지연하여 생성된 것인 데이터 직렬 회로
|
| 10 |
10
청구항 7에 있어서, 상기 직렬 데이터 신호는 상기 다수의 서브 풀다운 회로에 흐르는 전류 신호의 합에 연관된 데이터 직렬화 회로
|
