| 1 |
1
하베스트 회로(harvest circuit)를 포함하는 전자 장치에 있어서,상기 하베스트 회로는,적어도 하나의 모스펫(MOSFET)을 포함하는 파워 스테이지 블록; 및웨이크업 컨트롤 블록을 포함하고, 상기 적어도 하나의 모스펫을 제어하는 컨트롤 블록을 포함하며,상기 웨이크업 컨트롤 블록은비주기적으로 발생하는 신호를 입력으로 하고 인버터의 전류 싱킹(sinking) 과 전류 공급을 제한하는 전류 스타브드 인버터(current starved inverter) 회로 및상기 전류 스타브드 인버터 회로의 출력을 입력으로 하고 상기 컨트롤 블록을 구성하는 전압 피크 디텍터(voltage peak detector)를 제어하기 위한 신호를 출력하는 적응적 바이어싱 인버터(adaptable biasing inverter) 회로를 포함하는 것을 특징으로 하는,전자 장치
|
| 2 |
2
제1항에 있어서,상기 웨이크업 컨트롤 블록은 비주기적으로 발생하는 신호의 노이즈를 제거하여 상기 전류 스타브드 인버터 회로로 노이즈가 제거된 신호를 전송하는 필터를 더 포함하는 것을 특징으로 하는,전자 장치
|
| 3 |
3
제1항에 있어서,상기 적응적 바이어싱 인버터 회로는,상기 전류 스타브드 인버터 회로의 출력을 게이트단으로 공급받고 상기 전압 피크 디텍터를 제어하기 위한 신호를 출력하는 제1 CMOS;인에이블 신호를 게이트단으로 공급받고 드레인단이 상기 전류 스타브드 인버터 회로의 출력단과 전기적으로 연결되는 제1 PMOS;인에이블 신호를 게이트단으로 공급받고 드레인단이 상기 제1 CMOS를 구성하는 PMOS의 소스단과 전기적으로 연결되며 소스단이 상기 제1 PMOS의 소스단과 전기적으로 연결되는 제2 PMOS; 및게이트단이 상기 제1 PMOS의 소스단과 전기적으로 연결되고 드레인단은 상기 제1 CMOS를 구성하는 PMOS의 소스단과 전기적으로 연결되는 제3 PMOS를 포함하는 것을 특징으로 하는,전자 장치
|
| 4 |
4
제1항에 있어서,상기 전류 스타브드 인버터 회로는,상기 비주기적으로 발생하는 신호를 게이트단으로 공급받고 출력단이 상기 적응적 바이어싱 인버터 회로의 입력단과 전기적으로 연결되는 제2 CMOS;드레인단 및 게이트단이 상기 제2 CMOS를 구성하는 NMOS의 소스단과 전기적으로 연결되는 제1 NMOS;드레인단 및 게이트단이 상기 제2 CMOS를 구성하는 PMOS의 소스단과 전기적으로 연결되는 제4 PMOS; 및인에이블 신호를 게이트단으로 공급받고 드레인단이 상기 제4 PMOS의 소스단과 전기적으로 연결되는 제5 PMOS를 포함하는 것을 특징으로 하는,전자 장치
|
| 5 |
5
제1항에 있어서,상기 파워 스테이지 블록은,게이트단으로 상기 컨트롤 블록으로부터 출력되는 제1 제어 신호를 공급받고 드레인단은 하베스터(harvester)의 출력단과 전기적으로 연결되는 제2 NMOS;게이트단으로 상기 컨트롤 블록으로부터 출력되는 제2 제어 신호를 공급받는 제3 NMOS;상기 제2 NMOS의 드레인단과 상기 제3 NMOS의 드레인단 사이에 배치되는 인덕터;게이트단으로 상기 컨트롤 블록으로부터 출력되는 제3 제어 신호를 공급받고, 드레인단은 상기 제3 NMOS의 드레인단과 전기적으로 연결되며, 소스단은 하베스트 회로를 통해 수확된 에너지가 저장되는 배터리와 전기적으로 연결되는 제4 NMOS; 및상기 컨트롤 블록으로부터 출력되는 제4 제어 신호에 의해 스위칭되는 스위치를 통해 상기 배터리와 선택적으로 연결되는 커패시터를 포함하는 것을 특징으로 하는,전자 장치
|
| 6 |
6
제5항에 있어서,상기 하베스터의 출력단 전압이 기설정된 문턱전압 미만인 경우, 상기 웨이크업 컨트롤 블록은 턴 온 되고, 상기 컨트롤 블록은 상기 제2 NMOS, 상기 제3 NMOS, 상기 제4 NMOS 및 상기 스위치가 턴 오프 되도록 상기 제1 제어 신호, 상기 제2 제어 신호, 상기 제3 제어 신호 및 상기 제4 제어 신호를 생성하는 제1 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 7 |
7
제6항에 있어서,상기 전자 장치가 상기 제1 동작을 수행한 이후, 상기 하베스터의 출력단 전압이 상기 문턱전압 이상인 경우, 상기 웨이크업 컨트롤 블록은 턴 오프 되고, 상기 컨트롤 블록은 상기 스위치를 턴 온 시켜 프리차징 프로세스를 수행하며, 상기 프리차징 프로세스 종료 이후 상기 전압 피크 디텍터가 턴 온되는 제2 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 8 |
8
제7항에 있어서,상기 전자 장치가 상기 제2 동작을 수행한 이후, 상기 컨트롤 블록은 상기 전압 피크 디텍터에서 피크 전압이 감지될 때까지 상기 제2 NMOS, 상기 제3 NMOS, 상기 제4 NMOS 및 상기 스위치가 턴 오프 되도록 상기 제1 제어 신호, 상기 제2 제어 신호, 상기 제3 제어 신호 및 상기 제4 제어 신호를 생성하는 제3 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 9 |
9
제8항에 있어서,상기 전자 장치가 상기 제3 동작을 수행한 이후, 상기 전압 피크 디텍터에서 상기 피크 전압을 감지한 경우, 상기 컨트롤 블록은 상기 제3 NMOS가 턴 온 되도록 상기 제2 제어 신호를 생성하고, 상기 컨트롤 블록을 구성하는 전류 피크 디텍터를 턴 온 시키는 제4 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 10 |
10
제9항에 있어서,상기 전자 장치가 상기 제4 동작을 수행한 이후, 상기 컨트롤 블록은 상기 제2 NMOS가 턴 온 되도록 상기 제1 제어 신호를 생성하는 제5 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 11 |
11
제10항에 있어서,상기 전자 장치가 상기 제5 동작을 수행한 이후, 상기 전류 피크 디텍터가 피크 전류를 감지한 경우, 상기 컨트롤 블록은 상기 제2 NMOS 및 상기 제3 NMOS가 턴 오프 되도록 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하고, 상기 제4 NMOS가 턴 온 되도록 상기 제3 제어 신호를 생성하며, 상기 컨트롤 블록을 구성하는 역전류 디텍터를 턴 온 시키고, 배터리 차징 프로세스를 수행하는 제6 동작을 수행하는 것을 특징으로 하는,전자 장치
|
| 12 |
12
제11항에 있어서,상기 전자 장치가 상기 제6 동작을 수행한 이후, 상기 역전류 디텍터가 역전류를 감지하는 경우, 상기 컨트롤 블록은 상기 제3 NMOS가 턴 온 되도록 상기 제2 제어 신호를 생성하고, 상기 제4 NMOS가 턴 오프 되도록 상기 제3 제어 신호를 생성하는 제7 동작을 수행하는 것을 특징으로 하는,전자 장치
|
