| 1 |
1
입력 신호(xn)를 입력받아 부호(dsn)를 출력하는 판정 궤환 등화기의 탭 계수(Cj)를 조절하는 탭 계수 조절 장치에 있어서,신호(en)의 부호(esn); 신호(dn)의 상기 부호(dsn); 및 상기 부호(dsn)의 j 클럭 이전에 상기 판정 궤환 등화기로부터 출력되는 부호(dsn-j)를 수신하여 상기 탭 계수(Cj)를 증가 및 감소시키는 업 신호(upCj) 및 다운 신호(dnCj)를 각각 생성하는 제1 업/다운 신호 생성부;상기 부호(esn) 및 상기 부호(dsn)를 수신하여 데이터 레벨(dLev)을 증가 및 감소시키는 업 신호(updl) 및 다운 신호(dndl)를 각각 생성하는 제2 업/다운 신호 생성부;복수의 클럭 주기 동안 상기 업 신호(upCj) 및 다운 신호(dnCj)를 수신하여 누적시키고, 상기 누적된 상기 업 신호(upCj)와 상기 누적된 다운 신호(dnCj)의 개수 차이가 0보다 큰 제1 기준값에 도달하면 포인터 증가 신호(pincCj)를 출력하고, 상기 누적된 상기 업 신호(upCj)와 상기 누적된 다운 신호(dnCj)의 개수의 차이가 0보다 작은 제2 기준값에 도달하면 포인터 감소 신호(pdecCj)를 출력하는 제1 LPF;복수의 클럭 주기 동안 상기 업 신호(updl) 및 다운 신호(dndl)를 수신하여 누적시키고, 상기 누적된 상기 업 신호(updl)와 상기 누적된 다운 신호(dndl)의 개수의 차이가 0보다 큰 제3 기준값에 도달하면 포인터 증가 신호(pincdl)를 출력하고, 상기 누적된 상기 업 신호(updl)와 상기 누적된 다운 신호(dndl)의 개수의 차이가 0보다 작은 제4 기준값에 도달하면 포인터 감소 신호(pdecdl)를 출력하는 제2 LPF;상기 포인터 증가 신호(pincCj) 및 포인터 감소 신호(pdecCj)에 따라 제1 초기값을 증가 또는 감소시켜 신호(pntCj)를 출력하는 제1 포인터;상기 포인터 증가 신호(pincdl) 및 포인터 감소 신호(pdecdl)에 따라 제2 초기값을 증가 또는 감소시켜 신호(pntdl)를 출력하는 제2 포인터; 및상기 신호(pntCj) 및 신호(pntdl)를 각각 상기 탭 계수(Cj) 및 데이터 레벨(dLev)로 변환하는 제1 DAC 및 제2 DAC를 포함하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치(단, n 및 j는 각각 0 이상의 정수, , en=dn-dLev)
|
| 2 |
2
제1항에 있어서,상기 제1 업/다운 신호 생성부는 상기 부호(esn) 및 부호(dsn-j)가 동일한 값을 가지고, 부호(dsn)="1"일 때 업 신호(upCj)="1" 및 다운 신호(dnCj)="0"을 출력하며, 상기 부호(esn) 및 부호(dsn-j)가 서로 다른 값을 가지고, 부호(dsn)="1"일 때 업 신호(upCj)="0" 및 다운 신호(dnCj)="1"을 출력하는 제1 로직 회로를 포함하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 3 |
3
제2항에 있어서,상기 제1 로직회로는 부호(esn) 및 상기 부호(dsn-j)를 연산하여 출력하는 XNOR 게이트; 상기 XNOR 게이트의 출력값과 상기 부호(dsn)를 연산하여 상기 업 신호(upCj)로 출력하는 제1 AND 게이트; 부호(esn) 및 상기 부호(dsn-j)를 연산하여 출력하는 XOR 게이트; 및 상기 XOR 게이트의 출력값과 상기 부호(dsn)를 연산하여 상기 다운 신호(dnCj)로 출력하는 제2 AND 게이트를 포함하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 4 |
4
제1항에 있어서,상기 제2 업/다운 신호 생성부는 부호(esn)="1"이고 부호(dsn)="1"일 때 업 신호(updl)="1" 및 다운 신호(dndl)="0"을 출력하며, 부호(esn)="0"이고 부호(dsn)="1"일 때 업 신호(updl)="0" 및 다운 신호(dndl)="1"을 출력하는 제2 로직 회로를 포함하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 5 |
5
제4항에 있어서,상기 제2 로직 회로는 부호(esn) 및 상기 부호(dsn)를 연산하여 그 결과값을 상기 업 신호(updl)로 출력하는 제3 AND 게이트; 및 부호(esn)의 값을 반전시키는 인버터; 및 상기 인버터의 출력값과 상기 부호(dsn)를 연산하여 그 결과값을 상기 다운 신호(dndl)로 출력하는 제4 AND 게이트를 포함하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 6 |
6
제1항에 있어서,상기 제1 LPF는 상기 업 신호(upCj)를 수신하면 M 비트의 값(pcnt[M-1:0])의 MSB에 따라 값(pcnt[M-1:0])에 +1 또는 +L을 가산하고; 상기 다운 신호(dnCj)를 수신하면 (pcnt[M-1:0])의 MSB에 따라 값(pcnt[M-1:0])에 -1 또는 -L을 가산하고; pcnt[M-1]=0, pcnt[M-2]=1이 되면 상기 포인터 증가 신호(pincCj)를 출력하고; pcnt[M-1]=1, pcnt[M-2]=0이 되면 상기 포인터 감소 신호(pdecCj)를 출력하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치(단, M 및 L은 각각 자연수)
|
| 7 |
7
제6항에 있어서,상기 제1 LPF는 업 신호(upCj)="1", 다운 신호(dnCj)="0" 및 값(pcnt[M-1])="0" 일 때 값(pcnt[M-1:0])에 +1을 가산하고, 업 신호(upCj)="1", 다운 신호(dnCj)="0" 및 값(pcnt[M-1])="1"일 때 값(pcnt[M-1:0])에 +L을 가산하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 8 |
8
제6항에 있어서,상기 제1 LPF는 업 신호(upCj)="0", 다운 신호(dnCj)="1" 및 값(pcnt[M-1])="0" 일 때 값(pcnt[M-1:0])에 -L을 가산하고, 업 신호(upCj)="0", 다운 신호(dnCj)="1" 및 값(pcnt[M-1])="1"일 때 값(pcnt[M-1:0])에 -1을 가산하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 9 |
9
제1항에 있어서,상기 제2 LPF는 상기 업 신호(updl)를 수신하면 N 비트의 값(pcnt[N-1:0])의 MSB에 따라 값(pcnt[N-1:0])에 +1 또는 +L을 가산하고; 상기 다운 신호(dndl)를 수신하면 (pcnt[N-1:0])의 MSB에 따라 값(pcnt[N-1:0])에 -1 또는 -L을 가산하고; pcnt[N-1]=0, pcnt[N-2]=1이 되면 상기 포인터 증가 신호(pincdl)를 출력하고; pcnt[N-1]=1, pcnt[N-2]=0이 되면 상기 포인터 감소 신호(pdecdl)를 출력하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치(단, N 및 L은 각각 자연수),
|
| 10 |
10
제9항에 있어서,상기 제2 LPF는 업 신호(updl)="1", 다운 신호(dndl)="0" 및 값(pcnt[N-1])="0" 일 때 값(pcnt[N-1:0])에 +1을 가산하고, 업 신호(updl)="1", 다운 신호(dndl)="0" 및 값(pcnt[N-1])="1"일 때 값(pcnt[N-1:0])에 +L을 가산하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 11 |
11
제9항에 있어서,상기 제2 LPF는 업 신호(updl)="0", 다운 신호(dndl)="1" 및 값(pcnt[N-1])="0" 일 때 값(pcnt[N-1:0])에 -L을 가산하고, 업 신호(updl)="0", 다운 신호(dndl)="1" 및 값(pcnt[N-1])="1"일 때 값(pcnt[N-1:0])에 -1을 가산하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 12 |
12
제1항에 있어서,상기 제1 포인터는 포인터 증가 신호(pincCj)="1" 및 포인터 감소 신호(pdecCj)="0" 이면 상기 제1 초기값에 +1을 가산하고; 포인터 증가 신호(pincCj)="0" 및 포인터 감소 신호(pdecCj)="1" 이면 상기 제1 초기값에 -1을 가산하며; 복수의 클럭 주기가 경과한 후에 +1 또는 -1이 가산된 제1 초기값을 신호(pntCj)로 출력하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
| 13 |
13
제1항에 있어서,상기 제2 포인터는 포인터 증가 신호(pincdl)="1" 및 포인터 감소 신호(pdecdl)="0" 이면 상기 제2 초기값에 +1을 가산하고; 포인터 증가 신호(pincdl)="0" 및 포인터 감소 신호(pdecdl)="1" 이면 상기 제2 초기값에 -1을 가산하며; 복수의 클럭 주기가 경과한 후에 +1 또는 -1이 가산된 제2 초기값을 신호(pntdl)로 출력하는 것을 특징으로 하는 판정 궤환 등화기용 적응형 탭 계수 조절 장치
|
