1 |
1
복수의 스위칭 소자와 플라잉 커패시터를 포함하는 스위칭부;인덕터를 포함하며, 상기 스위칭부의 출력 전압을 평활화하는 필터부; 및상기 인덕터 양단의 전압을 적분한 위상 형태의 클럭셋(CLKset) 신호 및 상기 필터부의 출력 전압의 변화에 따른 지연이 반영된 클럭리셋(CLKrst) 신호를 이용하여 제1 듀티 신호 및 제2 듀티 신호를 생성하는 스위칭 제어 회로부를 포함하되, 상기 제1 듀티 신호 및 상기 제2 듀티 신호에 따라 상기 복수의 스위칭 소자 중 일부가 선택적으로 온(On)됨에 따라 상기 플라잉 커패시터가 충전 또는 방전되는 것을 특징으로 하는 3-레벨 벅 컨버터
|
2 |
2
제1 항에 있어서, 상기 제1 듀티 신호와 상기 제2 듀티 신호의 위상 차이는 180도인 것을 특징으로 하는 3-레벨 벅 컨버터
|
3 |
3
제1 항에 있어서, 상기 스위칭 제어 회로부는, 상기 인덕터 양단의 전압을 적분하여 클럭셋 신호를 출력하는 전류 감지부; 상기 출력 전압의 변화에 비례하여 지연(delay)를 제어하여 클럭리셋 신호를 출력하는 보상부; 및상기 클럭셋 신호 및 상기 클럭리셋 신호를 이용하여 제1 듀티 신호와 제2 듀티 신호를 생성하는 듀티 신호 생성부를 포함하는 것을 특징으로 하는 3-레벨 벅 컨버터
|
4 |
4
제3 항에 있어서, 상기 전류 감지부는, 상기 인덕터 양단의 전압에 대한 덧셈 연산을 수행하는 제1 덧셈기; 및상기 제1 덧셈기의 출력 신호에 따라 발진하여 상기 클럭셋 신호를 출력하는 제1 전압제어발진기를 포함하는 것을 특징으로 하는 3-레벨 벅 컨버터
|
5 |
5
제3 항에 있어서, 상기 보상부는, 상기 출력 전압과 기준전압에 대한 덧셈 연산을 수행하는 제2 덧셈기;상기 제2 덧셈기의 출력 신호에 따라 발진하는 제2 전압제어발진기;상기 제2 덧셈기의 출력 신호에 따른 지연 제어 신호를 출력하는 제어 회로부; 및상기 지연 제어 신호에 따라 상기 제2 전압제어발진기의 출력 신호를 지연하여 상기 클럭리셋 신호를 출력하는 지연부를 포함하는 것을 특징으로 하는 3-레벨 벅 컨버터
|
6 |
6
제3 항에 있어서, 상기 클럭셋 신호를 분주하여 제1 셋 신호 및 제2 셋 신호를 생성하는 제1 D 플립플롭-상기 제2 셋 신호는 상기 제1 셋 신호의 인버터 신호임;상기 클럭리셋 신호를 분주하여 제1 리셋 신호 및 제2 리셋 신호를 출력하는 제2 D 플립플롭-상기 제2 리셋 신호는 상기 제1 리셋 신호의 인버터 신호임;상기 제1 셋 신호 및 상기 제1 리셋 신호를 이용하여 상기 제1 듀티 신호를 생성하는 제1 위상 검출기; 및상기 제2 셋 신호 및 상기 제2 리셋 신호를 이용하여 상기 제2 듀티 신호를 생성하는 제2 위상 검출기를 포함하는 것을 특징으로 하는 3-레벨 벅 컨버터
|
7 |
7
제6 항에 있어서, 상기 제1 듀티 신호 및 상기 제2 듀티 신호는 상기 제1 셋 신호 또는 상기 제2 셋 신호의 라이징 에지(rising edge)에서 셋(set)되고, 상기 제1 리셋 신호 또는 상기 제2 리셋 신호의 라이징 에지에서 리셋(reset)되는 것을 특징으로 하는 3-레벨 벅 컨버터
|
8 |
8
제1 항에 있어서, 상기 제1 듀티 신호에 따라 상기 복수의 스위칭 소자 중 일부가 온(On)되어 입력 전류가 상기 플라잉 커패시터를 통해 상기 필터부로 출력되어 상기 플라잉 커패시터가 충전되며, 상기 제2 듀티 신호에 따라 상기 복수의 스위칭 소자 중 나머지가 온(On)되어 상기 플라잉 커패시터의 충전 전류가 상기 필터부로 출력되는 것을 특징으로 하는 3-레벨 벅 컨버터
|
9 |
9
3-레벨 벅 컨버터의 스위칭 제어 장치에 있어서, 상기 3-레벨 벅 컨버터의 출력단에 포함되는 인덕터 양단의 전압을 적분하여 클럭셋 신호를 출력하는 전류 감지부; 상기 출력단의 출력 전압의 변화에 비례하여 지연(delay)를 제어하여 클럭리셋 신호를 출력하는 보상부; 및상기 클럭셋 신호 및 상기 클럭리셋 신호를 이용하여 제1 듀티 신호와 제2 듀티 신호를 생성하는 듀티 신호 생성부를 포함하되,상기 제1 듀티 신호와 상기 제2 듀티 신호의 위상 차이는 180도인 것을 특징으로 하는 스위칭 제어 장치
|