맞춤기술찾기

이전대상기술

시냅스 소자 및 이의 제조 방법

  • 기술번호 : KST2020016355
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 인간의 뇌 신경망을 모사하는 시냅스 소자 및 이의 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 멀티 비트 시냅스 소자는, 전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및 상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고, 상기 유전체막은 생체 복합 유전 물질을 포함할 수 있다.
Int. CL H01L 45/00 (2006.01.01) G06N 3/063 (2006.01.01) H01L 29/772 (2006.01.01) H01L 21/8234 (2006.01.01)
CPC H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01) H01L 45/1206(2013.01)
출원번호/일자 1020190055291 (2019.05.10)
출원인 성균관대학교산학협력단, 가천대학교 산학협력단
등록번호/일자
공개번호/일자 10-2020-0130015 (2020.11.18) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.05.10)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구
2 가천대학교 산학협력단 대한민국 경기도 성남시 수정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박진홍 경기도 화성
2 허근 경기도 용인시 기흥구
3 조성재 서울특별시 강남구
4 이성주 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김권석 대한민국 서울특별시 서초구 논현로**, B동 *층(양재동, 삼호물산빌딩)(아이피맥스특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2019.05.10 수리 (Accepted) 1-1-2019-0481524-75
2 선행기술조사의뢰서
Request for Prior Art Search
2019.10.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2019.12.09 수리 (Accepted) 9-1-2019-0055336-15
4 의견제출통지서
Notification of reason for refusal
2020.06.24 발송처리완료 (Completion of Transmission) 9-5-2020-0432254-75
5 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2020.08.24 수리 (Accepted) 1-1-2020-0885014-80
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.08.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0885033-47
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고,상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소자
2 2
제 1 항에 있어서,상기 게이트 전극에 인가되는 전압에 의해 상기 유전체막 내에서 점진적인 분극의 스위칭이 조절되는 멀티 비트 시냅스 소자
3 3
제 1 항에 있어서,상기 유전체막 내의 분극 조절에 의해 상기 반도체 채널층의 문턱값 또는 채널 전도도가 변화하는 멀티 비트 시냅스 소자
4 4
제 1 항에 있어서,상기 전계 효과 트랜지스터의 상기 제 2 소오스/드레인으로부터 상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 저항 스위칭이 유도되는 멀티 비트 시냅스 소자
5 5
제 1 항에 있어서,상기 생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)인 멀티 비트 시냅스 소자
6 6
제 5 항에 있어서,상기 DNA 복합 유전 물질은 DNA를 가공한 DNA-CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)인 멀티 비트 시냅스 소자
7 7
제 1 항에 있어서,상기 가변 저항 메모리는,제 1 전극;상기 제1 전극 상에 형성되며, 복수의 금속 베이컨시를 갖는 반도체 산화물층; 및상기 반도체 산화물층 상에 형성된 제2 전극을 포함하는 멀티 비트 시냅스 소자
8 8
제 7 항에 있어서,상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 상기 금속 베이컨시에 금속 브릿지가 형성되는 멀티 비트 시냅스 소자
9 9
제 1 항에 있어서,상기 전계 효과 트랜지스터는 실리콘(Si), 폴리 실리콘(Poly Si) 및 2차원 반도체 재료 중 적어도 하나 이상을 포함하는 반도체 층을 더 포함하는 멀티 비트 시냅스 소자
10 10
제 1 항에 있어서,상기 전계 효과 트랜지스터는 MOSFET, Junctionless FET 및 TFET 중 어느 하나인 멀티 비트 시냅스 소자
11 11
전계 효과 트랜지스터(FET) 및 가변 저항 메모리(CBRAM)를 포함하는 멀티 비트 시냅스 소자의 제조 방법으로서, 기판 상에 상기 전계 효과 트랜지스터의 반도체 채널층을 형성하는 단계;상기 반도체 채널층의 양 단부에 제 1 소오스/드레인 및 제 2 소오스/드레인을 형성하는 단계;상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 유전체막을 형성하는 단계;상기 유전체막 상에 게이트 전극을 형성하는 단계; 및상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 가변 저항 메모리(CBRAM)을 형성하는 단계를 포함하고,상기 전계 효과 트랜지스터 및 상기 가변 저항 메모리는 직렬 연결되며, 상기 유전체막은 생체 복합 유전 물질을 포함하는, 멀티 비트 시냅스 소자의 제조 방법
12 12
제 11 항에 있어서,상기 가변 저항 메모리를 형성하는 단계는,상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 상기 가변 저항 메모리의 제1 전극을 형성하는 단계;상기 제1 전극 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성하는 단계; 및상기 반도체 산화물층 상에 제2 전극을 형성하는 단계를 포함하는 멀티 비트 시냅스 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 성균관대학교(자연과학캠퍼스) 기초연구실지원사업 비선형 부성저항 특성 기반 한계극복 ICT정보처리 소자 개발
2 과학기술정보통신부 서울대학교, 가천대학교 나노·소재기술개발(R&D) poly-Si TFT 기반 시냅스 모방 소자, 시냅스 구동회로 및 아키텍처 개발